

応用物理学会

薄膜・表面物理分科会/シリコンテクノロジー分科会共催特別研究会

### 第30回電子デバイス界面テクノロジー研究会

### ―材料・プロセス・デバイス特性の物理―

日時 2025 年 1 月22 日(水)~1 月24 日(金) 場所 静岡県総合コンベンション施設 プラサヴェルデ

協賛: 日本物理学会、日本化学会、日本金属学会、日本表面真空学会、 電子情報通信学会、電気学会、触媒学会、電気化学会、 表面技術協会、日本顕微鏡学会、日本セラミックス協会、 精密工学会

開催助成: 静岡県東部地域コンベンションビューロー 中部電気利用基礎研究振興財団

協賛企業:株式会社アクシス、株式会社アールデック、 株式会社アポロウェーブ、SSR株式会社、 株式会社KOKUSAI ELECTRIC、東京エレクトロン株式会社、 株式会社東レリサーチセンター、株式会社日立製作所

## 成膜レシピ制御型自動蒸着装置 ADS-E86



- ・独自開発ソフトで、基板セット後は"ワンクリック" するだけ。
- ・全自動で多層膜蒸着を行える研究開発用の蒸着装置。
- ・どなたにでも安全で簡単に操作可能。

### 特徴

- ・高融点金属から半導体、酸化物まで蒸着が可能
- ·多層膜連続成膜制御
- ・高性能6連電子ビーム蒸着源
- ・リフトオフ蒸着に最適な基板冷却機構を装備
- ・成膜条件を選択して『START』ボタンをクリックするだけで、 真空排気から成膜完了まで自動制御
- ・基板サイズ□10 mm ~ φ8 インチ
- ・高速真空排気 (L/L 室: 大気圧から E-3 Pa まで3分以内)

アルミ蒸着試験参考データ(試験①)-



バッチNo	膜厚(nm)-50mm	膜厚(nm)+50mm
1	594.6	594.1
2	596.2	597
3	589.5	591.7
4	597.5	598.8
5	601.8	600.9
6	595.6	597.7
$\bigcirc$	594.9	597.8
8	599.8	603.4
9	600.8	598.7
10	591.5	595.3



データ提供:日本電子株式会社 様

## 高感度昇温脱離ガス分析装置 HTDS-004 SEMI

- ・超高真空下でサンプルを加熱昇温する際に脱離されるガスをリアルタイム測定し定性・定量分析。
- ・半導体ウェハ、PCB 基板、電子部品からの脱離ガスを wt・ppm で分析可能。

特徴

- ・試料サイズ:最大φ10×30mm→大きな実試料も測定可能
- ・測定範囲:質量数 200 amu → CxHy 成分も測定可能
- ・加熱温度:室温~1000℃
- ・分析室にタンデムターボポンプ採用 → 到達圧力: <5.0E-8Pa 高感度リアルタイム分析
- ・定量ソフトで wt-ppm が簡単に計算可能
- ・水素標準リークシステム内蔵 → 長期間安定した測定が可能

こ 株式会社 アールデック



本 社 〒305-0051 茨城県つくば市二の宮1丁目16番10号 TEL **029-858-0211** FAX029-855-9877

東京支店 〒113-0033 東京都文京区本郷3丁目15番4号本郷小林ビル5F TEL 03-5805-0330 FAX03-5805-0331 URL: https://www.rdec.co.jp/





## 技術と対話で未来をつくる







### High Quality & High Performance Thermal Process System TSURUGI-C<sup>2®</sup>



Radical Treatment Process System MARORA®

Batch Thermal Process System AdvancedAce®

TSURUGI-C<sup>2</sup>, AdvancedAce and MARORA are registered trademarks of KOKUSAI ELECTRIC CORPORATION.

### ◆担当窓口 株式会社KOKUSAI ELECTRIC 人事総務本部 人財戦略部

〒939-2393 富山県富山市八尾町保内2-1 TEL 076-455-9278(担当直通) https://www.kokusai-electric.com/ 動画公開中



2026年度 新卒採用マイページ



### Ideas into shape

## 卓上型液体窒素プローバーシステム

AX-LPS-TS02

- <<システム構成>> 液体窒素クライオスタット 真空チャンバー 温度センサー、温調用ヒーター マニピュレーター4式 CCDカメラ、液晶モニター <<システム仕様>> 液体窒素量 :約1L
  - 温調範囲 : 80K~500K 試料サイズ : □20mm 移 動 量 : X.Y18mm, Z10mm サ イ ズ : □480mm,H428mm

<<マグネット仕様>>

磁場強度: 6 Tesla

冷却時間:約12時間

最低温度 : 2K以下

試料空間: **Ø**32mm

温調範囲: 4K~300K

<<クライオスタット仕様>>

冷 凍 機: 0.5W GM冷凍機

冷 凍 機: 1W GM冷凍機

均一度: ±0.4%/10mmDSV 励磁速度:約10分(6 Tesla)

小型無冷媒マグネット& トップロードクライオスタット



クライオパーツ取扱い

冷却時間:約5時間(10K以下) ☆同軸変換/気密コネクタ ☆ニトフィックス ☆インジウムワイヤ

☆回転ホルダー その他



株式会社アクシス TEL:029-849-2220 FAX:029-849-2221

Mai I: info@axj.co.jp URL : https://axis.company



### Atomic Resolution STEM



-STEM image (60 kV) of MoS.

### HAXPES



Selectable Detection Depth with Dual X-ray (AI K $\alpha$ , Cr K $\alpha$ )





Deeper Detection Depth by Cr K $\!\alpha$  X-ray

### Nano SIMS

HAADF-STEM Image

Damage



Cross-Sectional Elemental Images of SiC-MOSFET

Nano-SIMS

### DLTS



Clear Image of Doped AI in p-well

### **Highly Sensitive Detection of Defect States**

- CONTACT US -E-mail: bunseki.trc.mb@trc.toray https://www.toray-research.co.jp/en/

## spectralsr.com

# スペクトル超解像 SSRで一歩先の分析を

## スペクトル超解像(SSR)とは?

「スペクトル超解像技術(Spectral Super-Resolution)」は分光測定と情報学的手法を連動させること によって、波形データの解像度を飛躍的に向上させ る、大学発の新技術です。SSRにより、これまでには 観察できなかった波形データの形状を明確にし、フ ィッティングなしで高精度にピーク位置を決定する ことができます。また、X線光電子分光(XPS)などの データに対しては、低解像度で測定を行い、SSRで 解像度を上げることにより測定時間を短縮すること も可能です。



測定精度を担保して支形データの解像度を充電的に向上させる技術



名古屋大学 未来材料・システム研究所 原 田 俊 太 info@spectralsr.com







Technology Enabling Life

### 2025年1月22日(水)

2023年1月2	.023+17221(5)										
開始時間	終了時間	時間	内容	タイトル	所属	講演者					
19:00	20:30	1:30	チュートリアル	まだまだ奥深いALD(原子層堆積)技術	NIMS	生田目 俊秀					

2025年1月23日(木)

2023+1732	-9 11 (714)										
開始時間	終了時間	時間	内容	タイトル	所属	講演者					
9:00	9:10	0:10	Opening	開会のあいさつ							
1 基調講演	1										
9:10	10:00	0:50	基調講演	NANDフラッシュメモリの開発経緯及び次世代メモリに期待すること	国立精華大学	白田 理一郎					
10:00	10:00 10:20 休憩										
2 Xモリ・表面・薄膜											
10:20	10:50	0:30	招待講演	高速メモリ応用を見据えたChannel-All-Around型強誘電体トランジスタの動作実証	キオクシア	株柳 翔一					
10:50	11:10	0:20	一般講演	オゾンを用いたプリ酸化及びポスト酸化によるAl2O3/Ge MOS界面の研究	千葉大学	髙橋 大輝					
11:10	11:30	0:20	一般講演	ALD-GeO2界面層を用いたGeSn/Ge pnダイオードの表面パッシベーション	名古屋大学	加藤 芳規					
11:30	11:50	0:20	一般講演	WSe2上のALD実現に向けたUV-O3暴露と真空アニールによる最表面へのSe欠陥導入	千葉大学	小島 拓也					
11:50	12:10	0:20	一般講演	高導電性Ceドープ水素化酸化インジウム(ICO:H)薄膜の開発	産総研	工藤 晃哉					
12:10	13:30	1:20	休憩								
Ρ ポスターセ	ッション	·									
13:30	15:10	1:40	ポスター								
15:10	15:20	0:10	休憩								
3 基調講演	11										
15:20	16:10	0:50	基調講演	ダイヤモンド量子センサの可能性	東京科学大学	波多野 睦子					
16:10	16:40	0:30	休憩/写真撮影	ŧ.							
4 量子コンと	ュータ・SiC・	GaN									
16:40	17:10	0:30	招待講演	ノイズ耐性を向上するConcatenated Continuous Drivingを用いたシリコン量子ビット操作技術	日立製作所	久野 拓馬					
17:10	17:30	0:20	一般講演	第一原理計算を用いた4H-SiC中の基底面転位(BPD)拡張メカニズムの解明	名古屋大学	佐野 雅季					
17:30	17:50	0:20	一般講演	第一原理計算を用いたNOアニール後のSiC(1-100)/SiO2界面の電子状態解析	神戸大学	杉山 耕生					
17:50	18:10	0:20	一般講演	GaNエピタキシャル成長におけるMg不純物取り込み機構の解析	名古屋大学	大木 淳平					
18:10	18:30	0:20	休憩								
交流会											
18:30	20:10	1:40	交流会								

### 2025年1月24日(金)

開始時間	終了時間	時間	内容	タイトル	所属	講演者
8:55	9:00	0:05	2日目案内			
5 薄膜・デハ	バイス				-	
9:00	9:30	0:30	招待講演	CSD法を用いた機能性酸化物薄膜及びデバイス応用に関する検討	村田製作所	宮迫 毅明
9:30	9:50	0:20	一般講演	高性能多結晶Ge薄膜トランジスタに向けた低温粒界制御成長	筑波大学	居倉 功汰
9:50	10:10	0:20	休憩			
6 企画セッジ	ション					
10:10	12:10	2:00	企画セッション	最先端半導体デバイスの開発動向		
				先端ロジックデバイスの開発動向:2nmからBeyond 2nmへ	東京大学	平本 俊郎
				2D FETの研究状況や応用へ向けた課題	東京科学大学	若林 整
				車載パワーデバイスの技術動向とその課題	豊田中央研究所	山下 侑佑
				最新3Dフラッシュメモリ技術動向と将来展望	キオクシア	大内 和也
12:10	13:30	1:20	昼食			
7 理論・エネ	マルギーハー^	、スティング	r			
13:30	14:00	0:30	招待講演	第一原理量子論で見るシリコンテクノロジー	名古屋大学	白石 賢二
14:00	14:20	0:20	一般講演	キャビティ付き集積熱電デバイスの微細化効果	早稲田大学	三浦 拓也
14:20	14:40	0:20	一般講演	マイクロ集積熱電デバイスの熱電レグ部に印可される温度差の特定	早稲田大学	荒山 瀧一朗
14:40	15:00	0:20	一般講演	アルカリ金属で作製されるアモルファスSiO2薄膜エレクトレットの第一原理計算による帯電状態評価	名古屋大学	桐越 大貴
15:00	15:20	0:20	休憩			
8 Si表面・M	IOS界面					
15:20	15:50	0:30	招待講演	CMOSイメージセンサの特性向上に寄与する新たな機能性シリコンウェーハの研究	SUMCO	奥山 亮輔
15:50	16:20	0:30	招待講演	シリコン酸化膜のためのReaxFF開発と原子レベルプロセス評価	日本サムスン	野秋 淳一
16:20	16:40	0:20	一般講演	レーザー角度分解光電子分光法を用いたホールサブバンドの高分解能測定	東レリサーチセンター	坂田 智裕
16:40	16:50	0:10	休憩			
表彰式·閉会	会式					
16:50	17:10	0:20	Closing	表彰式など		

ポスターセッション	ID	91FM	所属	講演者
1月23日 13:30-15:10	P01	4H-SiC表面近傍に誘起した炭素欠陥の高温水素雰囲気による低減効果	東京大学	呂 楚陽
コアタイム IDが奇数の講演者	P02	4H-SiC表面に対するNラジカル窒化とNOアニール窒化の表面N密度飽和挙動を決定する因子の違い	東京大学	吉田 遥希
前半(13:30-14:20)	P03	電子線照射により生成したSiO2/Si界面欠陥分布の評価	筑波大学	清水 崚央
IDか偶数の講演者 後半(14:20,15:10)	P04	実験室系HAXPES による不純物濃度の異なる基板を用いたMOS構造の電圧印加特性評価	明治大学	箕輪 卓哉
後十(14.20-15.10)	P05	エッチング溶液中C-V測定によるSiO2膜中固定電荷分布評価	筑波大学	渡部 智也
	P06	MOSFET極低温動作におけるバンド端準位の影響:mK帯SS温度依存性の定量的理論検討	東京理科大学	小林 唯華
	P07	200nmSOI-MOSFETの極低温での正方向の基板パイアス依存性 -極低温でのみ発生するBox界面でのトラップ現象-	金沢工業大学	李 龍聖
	P08	ALD酸化剤へのH2O2の適用によるHf0.5Zr0.5O2薄膜の低温結晶化の促進	東京大学	車 浩銘
	P09	Hf0.5Zr0.5O2を用いたMFMキャパシタの電気的特性の温度変化	愛知工業大学	手島 蒼生
	P10	トンネルFET用Ti0.3Zn0.7O1.3チャネルの電子物性に対して界面形成プロセスが与える影響	明治大学	小川 健太
	P11	SiH4照射による極薄Ni膜のシリサイド化反応制御	名古屋大学	谷田 駿
	P12	成長したGeS薄膜における複屈折効果の観察	NIMS	張 秦強
	P13	CVD単層MoS2を用いたMISキャパシタにおけるCV特性評価	千葉大学	中村 志穂
	P14	二次元半導体材料の界面準位密度評価手法	筑波大学	佐藤 優
	P15	グラフェン/スマネン/グラフェン積層構造の抵抗変化現象	東京都市大学	川合 遼一
	P16	F6-TCNNQ単分子層成膜によるWSe2上へのALD成膜評価	千葉大学	松田 健生



## 第30回 電子デバイス界面テクノロジー研究会 チュートリアル

## まだまだ奥深いALD(原子層堆積)技術

## 物質·材料研究機構 生田目 俊秀

EDIT30\_2025.1.22

## 目 次

- 1. 原子層堆積法 (ALD) とALDの歴史
- 2. 一般的なALD技術
- 3. カクテル原料のメリット
- 4. 酸化ガスの連続供給技術
- 5.原料ガスの吸着律速と選択ALD
- 6.2DへのALD技術

## VLSI2024から見えるALD技術



EDIT30\_2025.1.22

赤色:ALDが用いられている。

Toshihide Nabatame

## ALD技術が用いられている最先端電子デバイス



# 原子層プロセス (ALP) とは?



## ALD法について



EDIT30\_2025.1.22

## どこがALDモード?



EDIT30\_2025.1.22

M. Ritala, handbook of thin film materials Toshihide Nabatame

## (3)ALDモード



# ALD-Al<sub>2</sub>O<sub>3</sub> 膜の成長モード



ALDモードと物理吸着が現れる。

EDIT30\_2025.1.22

Toshihide Nabatame

## ALDモードの利点

## ALDの歴史



ALDの歴史



## ALD法で検討されている元素

	周期表																	
	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
1	1																	2
1	Н																	He
	3	4							5	6	7	8	9	10				
2	Li	Be											в	С	Ν	0	F	Ne
	11	12											13	14	15	16	17	18
З	Na	Mg											Al	Si	Р	S	Cl	Ar
	19	20	21	22	23	24	25	26	27	28	29	30	31	32	33	34	35	36
4	к	Ca	Sc	Ti	$\vee$	Cr	Mn	Fe	Co	Ni	Cu	Zn	Ga	Ge	As	Se	Br	Kr
	37	38	39	40	41	42	43	44	45	46	47	48	49	50	51	52	53	54
5	Rb	Sr	Y	Zr	Nb	Мо	Тс	Ru	Rh	Pd	Ag	Cd	In	Sn	Sb	Te	Т	Xe
	55	56	56	72	73	74	75	76	77	78	79	80	81	82	83	84	85	86
6	Cs	Ba	イド系	Hf	Та	W	Re	Os	lr	Pt	Au	Hg	ΤI	Pb	Bi	Ро	At	Rn
	87	88	マクチノ	104	105	106	107	108	109	110	111	112	113	114	115	116	117	118
7	Fr	Ra	イド系	Rf	Db	Sg	Bh	Hs	Mt	Ds	Rg	Cn	Nh	F١	Мс	Lv	Ts	Og
			<b></b>															
			ランタノ	57	58	59	60	61	62	63	64	65	66	67	68	69	70	71
			イド系	La	Ce	Pr	Nd	Pm	Sm	Eu	Gd	Tb	Dy	Но	Er	Tm	Yb	Lu
			アクチノ	89	90	91	92	93	94	95	96	97	98	99	100	101	102	103
			イド系	Ac	Th	Pa	U	Np	Pu	Am	Cm	Bk	Cf	Es	Fm	Md	No	Lr

元素数:50

R. L. Puurunen., J. Appl. Phys. 97, 121301 (2005).

Toshihide Nabatame

### EDIT30\_2025.1.22

## ALD法による膜形成 (NIMS)

周期表 しんしょう おおおお おおお おおお おおお おおお しょうしょう しょうしょう																		
	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18
	1																	2
1	Н					_												He
	З	4				/曹	受化	;腹	<b>_</b>				5	6	7	8	9	10
2	Li	Be										C	Ð	0	N	0	F	Ne
	11	12		×									13	14	15	16	17	18
З	Na	Mg	(					全	屋	暄			Al	Si	Р	S	Cl	Ar
	19	20	21	22	23	24	25	317	/1243/		29	30	31	32	83	34	35	36
4	к	Ca	Se	Ti	V	Cr	Mn	Fe	Co	Ni	Cu	Zn	Ga	Ge	As	Se	Br	Kr
	37	38	39	40	41	42	43	44	45	46	47	48	49	50	51	52	53	54
5	Rb	Sr	Y	Zr	Nb	Мо	Тс	Ru	Rh	Pd	A٤	Cd	In	Sn	Sb	Te	T	Xe
	55	56	= \	72	73	74	75	76	77	78	79	80	81	82	83	84	85	86
6	Cs	Ba	イド系	Hf	Та	w	Re	Os	lr	Pt	· 35	<del>危</del> 川	- #/=	<u> </u>	谱	/+- I	古	Rn
	87	88		104	105	106	107	108	109	110	- 8	反し	J 17.		"牛	伊	民	118
7	Fr	Ra	イド系	Rf	Db	Sg	Bh	Hs	Mt	Ds	Rg	Cn	Nh	F١	Mc	Lv	Ts	Og
																		· · · · ·
			ランタン	57	58	59	60	61	62	63	64	65	66	67	68	69	70	71
			イド系	La	Ce	Pr	Nd	Pm	Sm	Eu	Gd	Тb	Dy	Ho	Er	Τm	Yb	Lu
			アクチ	89	90	91	92	93	94	95	96	97	98	99	100	101	102	103
			イド系	Ac	Th	Pa	U	Np	Pu	Am	Cm	Bk	Cf	Es	Fm	Md	No	Lr

## 元素数:15

目 次

1. 原子層堆積法 (ALD) とALDの歴史

## 2. 一般的なALD技術

3. カクテル原料のメリット

4. 酸化ガスの連続供給技術

5.原料ガスの吸着律速と選択ALD

6.2DへのALD技術

EDIT30\_2025.1.22

Toshihide Nabatame

## ALDシーケンス(単相、A/Bラミネート)





## (c) A/B/Cラミネート膜



EDIT30\_2025.1.22

Toshihide Nabatame



Toshihide Nabatame

## 原子層堆積(ALD)法と特徴(酸化剤ガス)



## 酸化剤ガスの違いによるAl<sub>2</sub>O<sub>3</sub>膜の膜質は? ・H<sub>2</sub>O ・O<sub>2</sub> plasma

EDIT30\_2025.1.22

Toshihide Nabatame





T. Nabatame et al., Vac. and Surf. Sci. 61, 280 (2018).

## 酸化剤 (H<sub>2</sub>O vs O<sub>3</sub> vs O<sub>2</sub> plasma)



EDIT30\_2025.1.22

S-C. Ha et al, Thin Solid Films 476, 252 (2005). Toshihide Nabatame

# H<sub>2</sub>OとO<sub>2</sub> plasmaの酸化力の違い



## H<sub>2</sub>O<sub>2</sub>酸化剤と酸化の強さ

# 



 $O_2$  plasma >  $O_3$  >  $H_2O_2$  >>  $H_2O$ 

EDIT30\_2025.1.22

Toshihide Nabatame

# TMA吸着によるGaO<sub>x</sub>&AsO<sub>x</sub>の酸素除去



Al-CH<sub>3</sub> + O of GaO<sub>x</sub> (AsO<sub>x</sub>)  $\rightarrow$  Al-O + CH<sub>3</sub> $\uparrow$ 

C. L. Hinkle et al., Appl. Phys. Lett. 92, 071901 (2008).

Toshihide Nabatame

## TiO2基板でのTMA効果



 $Al-CH_3 + O \text{ of } TiO_2 \rightarrow Al-O + CH_3 \uparrow + V_0 \text{ in } TiO_2$ 



EDIT30\_2025.1.22

Toshihide Nabatame



EDIT30\_2025.1.22

Toshihide Nabatame

## SiロジックでのALD技術



EDIT30\_2025.1.22

Toshihide Nabatame

## SiロジックでのALD技術

○ 3D構造で、チャネル材料が変わってもゲート絶縁膜 及び電極の成膜は、ALD技術が継続。

O ALD数サイクルでの膜厚制御が要求。



imec

EDIT30\_2025.1.22

H. Arimura et al., VLSI2024, T11.1 (2024). Toshihide Nabatame

## SiロジックでのALD技術



Fig. 14. Vt sensitivity to pFET WFM thickness in metal multi-Vt for nFET and pFET. There is a Vt saturation for pFET Vt modulation with pWFM thickness. p-dipole can help pFET Vt reduction.

### **IBM & Rapius**

R. Bao et al., IEDM2024, 2.3 (2024).

EDIT30\_2025.1.22

Toshihide Nabatame

E 次

- 1. 原子層堆積法 (ALD) とALDの歴史
- 2. 一般的なALD技術

## 3. カクテル原料のメリット

- 4. 酸化ガスの連続供給技術
- 5.原料ガスの吸着律速と選択ALD
- 6.2DへのALD技術

## ALDシーケンス(A/Bラミネート)





EDIT30\_2025.1.22

Toshihide Nabatame





## As-grown HfO<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub>層は、長周期構造を形成する。 HfO<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub>層間のHf/Al原子の相互拡散は、800℃より生じる。

A. Toriumi et al., Microelectron. Eng. 80, 195 (2005).

ALD-HfO<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub> ナノラミネート膜



A. Toriumi et al., Microelectron. Eng. 80, 195 (2005). Toshihide Nabatame

EDIT30\_2025.1.22

## カクテル原料(Hf/Zr)



# Hf<sub>x</sub>Zr<sub>1-x</sub>O<sub>2</sub> (HZO) 強誘電体膜のNVDRAM



N. Ramaswamy et al., IEDM2023, T15-7 (2023).

EDIT30\_2025.1.22

Toshihide Nabatame

# Hf<sub>x</sub>Zr<sub>1-x</sub>O<sub>2</sub> (HZO) デバイスでの要求

HZO膜は、幅広いHf:Zr組成で安定な特徴がある。



FeFET&FeRAMの強誘電体デバイスでは、400℃以下の

## HZO一括成膜の効果

NIMS



300℃成膜したas-grown HZO膜は、ナノ粒子 (~5 nm) が認められる。 300℃のPMA処理で、粒サイズ10-20 nmに粒成長した。

T. Onaya et al., Microelectron. Eng. 215, 111013 (2019).

EDIT30\_2025.1.22

Toshihide Nabatame



## PMA300℃及び400℃で作製したキャパシタは、ほぼ同じ 絶縁破壊電界(~3.5 MV/cm)を示した。 大きな分極特性(2*P*r = 29 µC/cm<sup>2</sup>) を示した。





## Hf/Zrカクテル原料を用いたALDによって、300℃の低温度プロ セスで、大きな分極特性を示すHZO強誘電体膜を作製できた。

EDIT30\_2025.1.22

T. Onaya et al., *Microelectron. Eng.* 215, 111013 (2019). Toshihide Nabatame



## DRAMスケーリングの律速は?

電極	Tin/HSG	T Ru,	iN/TiN RuO₂	)	製造 研究▪開発	1	d→
絶縁膜		Ta <sub>2</sub> O <sub>5</sub> TiO <sub>2</sub> S SST	ZAZ	) <b>k</b> <	40	h	
成 <u>候</u> 技術	CVD		ALD	]		↓	
技術世(	1990 20	000 20 年代	)10 20	020	18-nm	・アス	ペクト
DRAM pit	tch 18 nm	17 nm	12-nm 16 nm	15 nm	14 nm	を増	• <b>*</b>
Capacito	or <u>10fF</u>	8fF	8fF	6fF	6fF	C - E	
Structur	e Cy	Су	Cy/Pi	Pi	Pi		k
Hole/Pi	圣 38 nm		32/26 nm		19 nm		$\underline{C} = -$
Bits	8G	8G	8/16G	16G	16G		
					-		

**-比(h/d)** 

<b>C</b> –	<i>k</i> • A
<u> </u>	T <sub>ox</sub>

EDIT30\_2025.1.22

Toshihide Nabatame

# 半導体へのALD-TiN, ZrO<sub>2</sub>, Al<sub>2</sub>O<sub>3</sub>膜



Hynix Semiconductor Inc.



D.-S. Kil et al., VLSI 2006 p.38. Toshihide Nabatame

## 3層構造で、Al<sub>2</sub>O<sub>3</sub>に代わるhigh-k探索



\*T. Nabatame et al., J. Vac. Sci. Technol. A 33, 01A118 (2015).

EDIT30\_2025.1.22

Toshihide Nabatame

## Z/high-k/Zのk値&CET値



T. Onaya et al., Thin Solid Films 65, 48 (2009).

ALDシーケンス

### (c) A/B/Cラミネート膜





EDIT30\_2025.1.22

Toshihide Nabatame

## ALD-InGaZnO FET(新In-Ga原料)



## 目 次

1. 原子層堆積法 (ALD) とALDの歴史

2. 一般的なALD技術

3. カクテル原料のメリット

## 4. 酸化ガスの連続供給技術

5.原料ガスの吸着律速と選択ALD

6.2DへのALD技術

EDIT30\_2025.1.22

Toshihide Nabatame

## 酸化剤ガスのエ夫





1995 2000 2005 2010 2015 2020 2025 **AOS : Amorphous oxide semiconductor TCO : Transparent conductive oxide** 

K. Nomura et al., Science 300, 1269 (2003). K. Nomura et al., Nature 432, 488 (2004). EDIT30 2025.1.22

Year

スパッタ成膜

 $10^{0}$ 

東工大

1985

1990

B. Macco et al., Appl. Phys. Rev. 9, 04313 (2022). Toshihide Nabatame

## ALD-In<sub>2</sub>O<sub>3</sub>, Ga<sub>2</sub>O<sub>3</sub>, ZnO原料



EDIT30\_2025.1.22

Toshihide Nabatame

# ALD-InO TFTの課題(~2018)

In P O P ALDシーケンスがシンプル。 Time O: H <sub>2</sub> O <sub>2</sub> , O <sub>2</sub> plasma													
ALD-InO : 5-20nm													
Precursor		ALD (°C)	PMA (°C)	V <sub>th</sub> (V)	V <sub>on</sub> (V)	$\mu$ (cm <sup>2</sup> /Vs)	SS	Ref.					
InCp	In <sub>2</sub> O <sub>3</sub>	160	300	-3.7		7.8	0.32	1					
Me <sub>2</sub> In(EDPA)	In <sub>2</sub> O <sub>3</sub>	90	350		-1.0	18	0.17	2					
Et <sub>2</sub> InN(SiMe <sub>3</sub> ) <sub>2</sub>	InO <sub>x</sub>	200	350	-1.2		39.2	0.27	3					
	ſ	V <sub>on</sub> < 0V	で、ノーマ	マリオフ	が得ら	られない。	1						

 Q. Ma, et al., Nanoscale Res. Lett., 13, 2 (2018).
H.-I. Yeom, et al., J. Mater. Chem., C, 4, 6873 (2016).
H. Y. Kim et al., ACS Appl. Mater. Interfaces, 8, 26924 (2016). Toshihide Nabatame
# ALD-InO極薄膜化 (~0.7nm)



EDIT30\_2025.1.22

M. Si et al., Nano Lett. 21, 500 (2021). M. Si et al., IEEE Electron Device Lett. 42, 184 (2021). Toshihide Nabatame

# ALD-InO極薄膜化 (~0.7nm)



EDIT30\_2025.1.22

Toshihide Nabatame

# ALD-InOのGAA&HZO FeFET

### ALD-In<sub>2</sub>O<sub>3</sub> GAA-nanoribbon FET



Z. Zhang et al., IEEE Electron Device Lett. 43, 1905 (2022).

### Vertical ALD-In<sub>2</sub>O<sub>3</sub>/HZO FeFET



Purdue Univ. (Peide D. Ye)

Z. Lin et al., VLSI2024 T4-1 (2024).

EDIT30\_2025.1.22

Toshihide Nabatame

### 13種類のALD-In原料の開発(7年間)



B. Macco et al., Appl. Phys. Rev. 9, 04313 (2022).

# $H_2O/O_3$ コンビネーションのALD-In<sub>2</sub>O<sub>3</sub>



EDIT30\_2025.1.22

# ALD-C-doped-InO



EDIT30\_2025.1.22

K. Kobayashi et al., ECS Trans. 92, 3 (2019). Toshihide Nabatame

Kobayashi et al., J. Appl. Phys. 60, 030903 (2021). R. Kobayashi et al., ECS Trans. 92, 3 (2019). Toshihide Nabatame

# ALD-C-doped-InO



EDIT30\_2025.1.22

ALD-InWOの報告例





### **Georgia Institute of Technology**

E. Sarkar et al., IEDM2024 12.1 (2024).

## ALD-InGaZnOの報告例その2



EDIT30\_2025.1.22

T. Hong et al., Adv. Electron. Mater. 2201208 (2023).

Toshihide Nabatame

## ALD-InGaZnO FET



K. Hitaka et al., VLSI2024 T4-1 (2024). Toshihide Nabatame

# ALD-InGaZnO



# InGaZnOの課題(水素)



Figure 5. a-c) TCAD simulation of the device behaviors under PBTS. The dotted lines represent experimental TFT characteristics, and the suild lines consist of the TCAD fitting results using density of states (DOS) modeling. 6–f) Possible degradation mechanisms in the A35, 520, and 54 TPTs.

Y.-S. Kim et al., Adv. Mater. Interfaces 11, 2301097 (2024).

## 目 次

- 1. 原子層堆積法 (ALD) とALDの歴史
- 2. 一般的なALD技術
- 3. カクテル原料のメリット
- 4. 酸化ガスの連続供給技術

### 5.原料ガスの吸着律速と選択ALD

6.2DへのALD技術

EDIT30\_2025.1.22

Toshihide Nabatame



# DRAMのRu電極とBEOLのVia Ru



V. Vega-Gonzalez et al., 2021 IEEE International Interconnect Technology.

EDIT30\_2025.1.22

Toshihide Nabatame





EDIT30 2025.1.22

T. Sawada et al., J. Vac. Sci. Technol. A 35, 061503 (2017).

# ALD-Ru成膜でのインキュベーション



NIMS

T. Sawada et al., J. Vac. Sci. Technol. A 35, 061503 (2017).

EDIT30\_2025.1.22

Toshihide Nabatame

# GaNパワーデバイスのALD-絶縁膜



K. Ito et al., IEDM2023, T26-2 (2023).

R. Ochi et al., AIP Advances 10, 065215 (2020). T. Nabatame et al., Appl. Phys. Express 12, 011009 (2019). Toshihide Nabatame



T. Nabatame et al., Appl. Phys. Express 12, 011009 (2019).
E. Maeda et al., Microelectron. Eng. 216, 111036 (2019).
D. Kikuta et al., J. Vac. Sci. Technol. A 35 01B122 (2017).

(MeO)<sub>m</sub>/(SiO<sub>2</sub>)<sub>n</sub> ラミネート膜は、PE-ALD法で作製して、Hf/Si及びAl/Si比は、ALDサイクルで制御できる。

HfSiO<sub>x</sub> 及びAlSiO<sub>x</sub> 絶縁膜は熱処理で作製した。

HfSiO、膜をデザインする上で、SiO2 成長を理解する事が重要である。

EDIT30\_2025.1.22

Toshihide Nabatame

H2OとO2 plasmaのALD-SiO2成膜の比較



EDIT30\_2025.1.22

Toshihide Nabatame

### 提案されているALD-SiO2膜の成膜メカニズム



この成膜メカニズムでは、Si原料の配位子が外れる時に生成されるSiダングリン グボンドが重要であり、これは200ºC以上で生じる。

EDIT30\_2025.1.22

Toshihide Nabatame

# 4種類の下地基板(SiO<sub>2</sub>, Al<sub>2</sub>O<sub>3</sub>, HfO<sub>2</sub>, TiO<sub>2</sub>)



# Si/SiO2基板上のALD-SiO2膜のXPS Si2p



EDIT30\_2025.1.22

E. Maeda et al., J. Vac. Sci. Technol. A 38, 032409 (2020). Toshihide Nabatame

# Al<sub>2</sub>O<sub>3</sub>, HfO<sub>2</sub>, TiO<sub>2</sub>基板のALD-SiO<sub>2</sub>膜のXPS Si<sub>2p</sub>



4種類の基板上のXPS Si-Oピーク強度





EDIT30\_2025.1.22

Toshihide Nabatame

# Metal-O下地基板上のALD-SiO2成長



\*A. L. Allred et al., J. Inorg. Nucl. Chem. 5, 264 (1958).

### HfO<sub>2</sub>とSiO<sub>2</sub>下地基板上でのSi原料の吸着の差

(a) High negative charge (HfO<sub>2</sub>)

(b) Low negative charge (SiO<sub>2</sub>)



電気陰性度の大きなHfO<sub>2</sub>下地基板では、Si原料の吸着量が 増大する。

その結果、GPC成膜速度も増加する。

E. Maeda et al., J. Vac. Sci. Technol. A 38, 032409 (2020).

Toshihide Nabatame

EDIT30\_2025.1.22

# ALD-SiO<sub>2</sub> 膜厚が2nm以上の成膜速度



HfO<sub>2</sub>、TiO<sub>2</sub>及びAl<sub>2</sub>O<sub>3</sub>下地基板上でも、ALD-SiO<sub>2</sub>膜の膜厚が ~2nm以上になると、SiO<sub>2</sub>下地基板上とほぼ同じGPCへ変わる。

# ALD-Te/TeO<sub>x</sub>



EDIT30\_2025.1.22

Toshihide Nabatame



Toshihide Nabatame

# 選択成長(ASD)



ASD : Area selective deposition

A. Mameli et al., ACS Nano 11, 9303 (2017). Toshihide Nabatame

EDIT30\_2025.1.22

# ASD-TiO<sub>2</sub>膜の選択成長メカニズム



Figure 1. Schematic of area-selective deposition: (a) SiO<sub>2</sub>/Si substrate was cleaned by UV/O<sub>3</sub> (b) an OTS monolayer was self-assembled on the SiO<sub>2</sub>/Si substrate; (c) e-beam was applied to pattern the OTS SAM; (d) TiO<sub>2</sub> thin film was selectively deposited on e-beam-irradiated area by ALD.

### OTS膜----Inhibitor SiO<sub>2</sub>面---TiO<sub>2</sub>膜が選択成長できる表面

J. Huang et al., J. Phys. Chem. C 118, 23306 (2014).

## ASD-SiO₂膜の選択成長メカニズム



EDIT30\_2025.1.22

A. Mameli et al., ACS Nano 11, 9303 (2017). Toshihide Nabatame

# ASD-SiO<sub>2</sub>膜の選択成長メカニズム



## ASDとAtomic layer etchingの組合せ



目 次

- 1. 原子層堆積法 (ALD) とALDの歴史
- 2. 一般的なALD技術
- 3. カクテル原料のメリット
- 4. 酸化ガスの連続供給技術

5.原料ガスの吸着律速と選択ALD

### 6.2DへのALD技術

# MoS<sub>2</sub>上のALD-HfO<sub>2</sub>/TiN



Fig. 13. TEM of GAA nanosheet (a) with and (b) without soaking.



Fig. 14. (a) TEM cross-section of a monolayer MoS<sub>2</sub> NS-FET with high-k and gate metal fully wrapped around the channel. (b) Corresponding EDX spectroscopy element mapping. EDX line scan across the center in (a). (c) EDX mapping of (d) Mo, (e) S, (f) O, (f) Al, (g) Hf, and (h) Ti, showing the flat monolayer MoS<sub>2</sub> and the gate stack wrapping in the integrated device.

imec

F. Xi et al., 12.4 IEDM2024.

EDIT30\_2025.1.22

Toshihide Nabatame

# WSe2上のALD-HfO2/TiN



Fig. 19. (a) Tilted SEM and (b) TEM images of stacked WSe<sub>2</sub> and MoS<sub>2</sub> NS channels after HKMG deposition. Four stacked flat nanosheets and good conformality of the HfO<sub>3</sub>/TiN gate scheme are demonstrated.



Fig. 7. (a) and (b) show TEM images of 1L-WSe<sub>2</sub> NS after HKMG deposition. (c)-(e) display EDX mapping of Se, Hf, and Ti confirming the presence of the 1L-WSe<sub>2</sub> NS channel with GAA HfOx/TiN.

### Y.-Y. Chung et al., 12.5 IEDM2024.

# LL-D&AからA&Aへ



まとめ



NIMS: 塚越一仁氏、澤田朋実氏、三浦博美氏、 宮本真奈美氏、大井暁彦氏、池田直樹氏、井上万里氏

芝浦工大:大石知司先生、清野肇先生、木村将之氏、 山田博之氏、山本逸平氏、弓削雅津也氏、 前田瑛里香氏、廣瀬雅史氏

明大:小椋厚志先生、栗島一徳氏、女屋崇氏、小林陸氏

に感謝致します。

# ご清聴ありがとうございました。

### History of NAND Flash Development and expectation of next generation memory devices

白田 理一郎

国立清華大学, 300044 新竹市光復路二段 101 号, 台湾 Riichiro Shirota National Tsing Hua University, 101, Sec 2, Kuang-Fu Rd., Hsinchu, 300044, Taiwan Tel:+ 886-9-75759807 (e-mail:riichiro.shirota@gmail.com)

### <u>Abstract</u>

Review of the history of NAND Flash Memory firstly started to develop in Toshiba from 1987.

1. はじめに

半導体不揮発性メモリは EPROM (電気的に 書き込み可能な不揮発性メモリから始まり、次 に EEPROM (電気的に消去と書き込み可能なメ モリ)が世に出された。従来 EEPROM は数バイ ト単位で書き込み/消去出来たが、単位メモリセ ル当たり2トランジスタが必要でセル面積が大 きく、それ故 256k ビット以上の中容量メモリ は作られていない。1984年に東芝の舛岡博士は バイト単位では無く、多くの一塊のセルアレイ を一括で消去する事により、単位セルが1メモ リトランジスタのみで構成出来る事を示した [1]。書き込みは EPROM と同じく浮遊ゲートへ の hot electron への注入、消去は浮遊ゲートから 消去ゲート(Erase gate)への電子抜きで閾値を変 化させる。東芝はこの一括消去の EEPROM を Flash メモリと命名した。その後 Intel を始めと し各社が様々の Flash メモリを提案・製造を始 めた。後にそれらはセルアレイの回路構成から NOR Flash と呼ばれる。しかし NOR Flash では メモリセル毎にビット線とソース線コンタク トを持ち(図1)、その部分の面積が大きい為、 更なるセル面積縮小が望まれた。 1987 年に東芝 は舛岡博士と我々のチームはビット線とソー ス線コンタクトの間に複数のメモリセルを直 列に配置する NAND Flash を提案し[2]、本格的



Fig. 1-1 Schematic view of NOR Flash. Fig. 1-2 Cross section of A-A line.



に開発に着手した。NAND Flash は複数のセル を直列接続する事でビット線とソース線コン タクト部の面積を複数のセルで共有するため、 実効的セル面積縮小効果が有った(図2)。実は 1986年にも RCA より NAND 配列の Flash の提 案[3]等が有り、必ずしも東芝が初めての提案で は無かったが、それらは単発の提案に留まって いた。つまり NAND Flash の研究開発チームを 作って、本格的に始めたのは東芝が世界で初め てであった。



NOR Flash と同じ Hot electron 書き込みを狙ったが、選択書き込みに難が有った。次に浮遊 ゲートからドレインへのトンネル電子除去を 試みるもセル動作の信頼性に難が有り中止し た。次に Si 基板と浮遊ゲート間でトンネル効果 を用いて電子の出し入れを行う方式を考案し た[4, 5]。消去時に浮遊ゲートから Si 基板へ電 子を抜くため、Si 基板に高電圧を印可する。そ のために Si 基板を2 重 well 構造にした(図 3)。

Fig.3. Cross sectional view of NAND Chip. Cell array is covered by P-well 2. For erasing, high voltage is applied to P-well 2 with CG grounded in selected block.

### 2. NAND Flash の市場ターゲット

舛岡博士を長とする NAND Flash 開発メンバーは初から Hard Disk Drive (HDD)の置き換えを 狙った。Flah memory は HDD に比べ幾つかの長 所が有った。1. HDD の様に駆動部が無く、半 導体であるが故に小型化出来る。2. モーター 駆動が不要なため消費電力も少なくて済むし、 クラッシュする事も無い。3. 揺れに強い為、 モバイル用途に向く。4. データ読み出し時の 頭出し時間が数桁早い。しかし開発当初は 0.7  $\mu$ mのデザインルールのメモリセルで有ったた めビット単価は HDD より極めて高く、殆ど business には成らなかった。しかし最終的には この target は正しい事が証明されたと言って良 いであろう。

### 3. 研究開発から製品化へ (4M, 16Mbit NAND)

NAND Flash は複数のセルを直列接続する為、 読み出し電流が取れずそれ故読み出しスピー ドが遅い欠点が有った。しかし HDD の動作に 比べると早いため許容出来ると判断した。つま り性能よりセル面積縮小によるビットコスト 低減を優先した訳で有る。問題はデータ書き込 み動作で、複数のセルが繋がっている為に、選 択的セル以外のセルへの誤書き込みが懸念さ れた。つまり NAND Flash に適したデータ書き 込み・消去法を開発する必要が有った。初めは



Fig.4 Showe the difference of Program scheme between NAND & NOR Flash.

今では本構造は公知と成っているが、開発当初 は well 間のラッチアップや耐圧が疑問視され た。しかし本方式を用いて 1990 年に NAND Flash の書き込み・消去動作の基本動作を確認す る事が出来て、我々研究所はメモリ事業部と製 品化への共同開発を開始した。

尚、本書き込み・消去方式はメモリセルの微 細化と高速書き込みに最適な方式で有った。図 4に示す様に書き込み時にメモリセルのソー スとドレインに同電位を与えるので、ゲート長 を微細化してもソースとドレイン間にリーク 電流が流れない。よってソースとドレインのN 型拡散層濃度を減らす事が出来て、ゲート長の 微細化が可能と成った。尚、3D-NAND ではソ ースとドレインの N 型拡散層を設けて無いが、 それは本書き込み・消去法を用いているからで ある。又リーク電流が流れない為、単位セル当 たりの消費電流を lnA 以下に抑えられる為、多 数のセルを同時に書き込み出来る様に成った。 結果的に実効書き込みスピードが高速化に繋 がった。この高速書き込み動作は大容量メモリ には必要不可欠な性能である。よって本方式は 現在でも全ての NAND Flash に使われている。 このように NAND Flash の性能は書き込み・消 去動作と深く結びついている。

1992 年には 4Mbit、1993 年には 16Mbit の NAND Flash の製品化が出来たが、事業として はここからが正念場であった。と言うのも出荷 先からの不具合の指摘が多発したのである。そ の多くは信頼性に関するもので、データの書き 換えを繰り返すと不良ビットが発生したので ある。NAND Flash では書き込み・消去時にゲー ト酸化膜に 10MV/cm 程度の高電圧がかかり、 データ書き替えを繰り返すと酸化膜の劣化が 起こる。そのため、データ書き換え回数に上限 が有るが、90年代初頭には不良ビットの扱いに 習熟していなかった。一方、磁気メモリで有る HDD に目を向けると、出荷後の不良発生を前提 として対策をしていた。東芝はHDDを見習い、 且つ顧客との対話の中で NAND Flash の信頼性 を確保する方法を習得して行った。それは NAND Flash とホストとの間に NAND コントロ ーラーと言う特殊な IC を挟む事で NAND Flash の幾多の不具合を吸収して行く手法で、例えば 或る範囲内の不良ビットをコントローラーで 検出、補正する事も可能である。NAND Flash を 使う際には NAND コントローラーが必要不可 欠で有る事は今では常識に成っているが、元々 は 4M 及び 16M ビットの NAND Flash の信頼性 向上に端を発している。

更に 16M チップには重要な設計技術が採用 されていた。元々NAND Flash の書き込みスピ ードはセル毎に異なる。よってセルの書き込み 閾値を揃えるにはセル毎に書き込み時間を最 適化する必要が有るが、4M NAND Flash までは 制御ゲートに印可する高電圧を 20 µ s 程の短い 書き込みパルスに分割し、各パルス印可後にセ ルの閾値を読み出してホスト側に送り、ホスト 側から各セルの書き込み終了か否かを NAND チップに送り返す手続きをしていた (Verifyprogram)。しかしこの方法ではホスト側とのや り取りに時間がかかり過ぎた。そこでチップ内 で各セルの書き込み終了を自動検知する方法 (Auto Verify-Program)を考案した [6,7]。図5は 本方式を用いた回路図である。各 NAND セルの ビット線はセルアレイ端でセンス・アンプに接 続される。センス・アンプではデータ読み出し が行われるが、赤枠で囲った2つのトランジス タを追加するのみで自動で書き込み時間最適 化が出来るように成った。よって本方式は現在 でも全ての NAND Flash に使われている。



Fig. 5 shows the column decoder circuit of NAND Flash.

以上 16M NAND Flash までの開発で NAND Flash の LSI としての基本的なツールは整った と言える。1 つ目は NAND セルアレイ構造、2 つ目は書き込み・消去方式、3 つ目は自動書き込 み時間最適化回路である。それ以降現在まで NAND Flash の大容量化の開発は続くがこの 3 つの基本は変わっていない。

### 4. 64M, 256Mbit NAND に至る技術の発展

4M と 16M 世代は 0.7 µ m ルール(メモリセル のゲート長)で有ったが、64M ではデザイン・ル ールが 0.4 µ m となった。また、64M では書き 込み後の閾値分布幅が狭く成り、更に書き込み スピードが速く出来る徐々に制御ゲートに印 可する電圧を上げる step up 書き込み方式を採 用した[8]。又ビット線間の距離が短くなり読み 出し時に隣接ビット線干渉が無視できなくな り、読み出しビット線の両側を固定電圧とする Bit 線 Shield 技術も用いる様に成った[9]。

1992 年の 4M の製品化から 1997 年の 64M NANDの製品化まで5年経っていたが、HDDに 比べビット当たりの単価が高すぎた為 NAND Flash の売り上げは低迷していた。そこで半導体 事業本部からは撤退を勧められる事も有った が、メモリ事業部は将来の有望株で有るとして 撤退しなかった。一方メモリ容量が大きく成る に連れ徐々にメモリカード、デジタルスチルカ メラ等のモバイル用途の新規市場の伸びと軌 を一にして、NAND Flash も少しずつ進展を図 って行った。そして 256M NAND は新たに世に 出た Si オーディオにも使われ、ようやく事業と して独り立ち出来る様に成った。256M NAND では隣接セル間のスペースが 0.25µm と縮小さ れ Si に溝を掘るトレンチ分離が用いられたが、 他のデバイスとは異なり、浮遊ゲート加工とト レンチ・エッチングを同時に行う独自の構造を 開発した[10,11]。

5. 多値化によるメモリ容量倍増化

2001年に1セル当たりに2ビット(4値)の データを格納する技術を用い、160nmのデザイ ンルールで1GNANDFlashを製品化した。それ 以降各世代で1ビット/セルと2ビット/セルの 製品が作られる様になり、32nm ルールの製品 からは3ビット/セルも製品化された。図6は東 芝に於ける技術トレンドを示す。黄色が1ビッ ト/セル、オレンジが2ビット/セルの推移を示



Fig. 6. Technology trend of NAND Flash in Toshiba.

す。多値化に当たり、問題になったのが隣接セ ル間干渉による書き込みセルに於ける閾値分 布の拡大であるが、各セルへのデータ書き込み 順の工夫と誤りデータ補正の強化、読み出し時 の読出し電位の最適化技術等で対応している。

### 6.1Gbit 以降の NAND Flash

1Gbit NAND 以降も微細化による大容量化は 進んで行った。様々な技術革新の内で1つ紹介 すると、リソグラフィに於けるレーザー光源の 波長の制約で加工寸法が 42nm で打ち止めに成 った事である。よって 2006 年に NAND Flash も 32nm のルールの迄小さくなると加工技術にも 限界が来た。そこで特殊加工による微細パター ン形成技術を導入された。それは露光とエッチ ングで形成するパターンの側壁にマスク材を 形成し、そのマスク材を用いて 1st パターンの half pitch を実現する手法であり、現在も広く使 われている技術である。尚、東芝は1990年に露 光技術によらずに線幅(line)とその線間隔 (space)を微細化出来る技術を提案している [12, 13]。メモリセルの微細化は 15nm のデザインル ールまで続いたが、それ以降は3次元 NAND (3D-NAND)へと置き換わる事になる。私は 2006 に東芝を退職して、台湾で大学の職に従事した が、丁度同年に東芝での 3D-NAND の開発が始 まった [14]。そして 2016 年に 3D-NAND の生 産が始まり、その当時ワード線(制御ゲート配 線)の縦積み積層数が 64 層であった。それが現 在は積層数が300を超える訳で、8年足らずで、

> 目を見張る進展を遂げた事に成る。 改めて基礎技術が確立してからの、 各社の開発スピードの加速化を実 感する。

以上 NAND Flash の 1987 年の開 発開始から現在までを振り返った が、1 点 NAND Flash のランダムア クセスが低速 (≧20µs) である事が チップの大容量メモリ化に大いに 役立っている事を説明したい。一 般に高速アクセスを達成するには ワード線とビット線の遅延を減ら す必要が有る為に1つのセルアレ イサイズを小さくする必要が有る。 それはチップ内でのセルアレイの 個数を増やす事に成り、セルアレイ 端でビット線とワード線駆動する デコーダー回路の面積が増えてしまう。しかし 低速アクセスを許容するとセルアレイサイズ は大きく出来て、故にデコーダー回路がチップ 面積に占める割合を大きく減らせる。それによ りセル占有面積を約 80%程度に大きく出来る 訳である。

4. まとめ

以上1987年に始まった東芝(現キオクシア)に 於ける NAND Flash の開発の経緯の紹介です。 又文献[15]により詳細な説明が有ります。

5. 次世代メモリに期待すること

本文では詳細は記しませんが、研究会では以 下の内容について話をさせて頂きます。

- 1. 重要度を増す半導体メモリの低消費電力化
- 2. NAND Flash 以外のデバイスの 3 次化は?
- 3. In Memory Computing への期待

参考文献

F. Masuoka, M. Asano, H. Iwahashi, T. Komuro and S. Tanaka: *IEEE International Electron Device Meeting*, p. 464 – 467, 1984
F. Masuoka, M. Momodomi, Y. Iwata, R.

Shirota, *IEEE International Electron Device Meeting*, p. 552-555, 1987

[3] R. Štewart, A. Ipri, D. Preslar, L. Faraone, D. Plus, K. Schlesier: *IEEE VLSI technology Symposium*, p. 89-90, 1986

[4] 白田理一郎、伊藤寧夫、百冨正樹、大内和

則、舛岡富士雄、桐澤亮平、日本特許 2685770

[5] R. Kirisawa, S. Aritome, R. Nakayama, T. Endoh, R. Shirota, and F. Masuoka, *IEEE VLSI technology Symposium*, p. 129-130, 1990

- [6] 田中智晴、百富正樹、加藤秀雄、中井弘
- 人、田中義幸、白田理一郎、有留誠一、伊藤寧

夫、岩田佳久、中村寛、大平秀子、岡本豊、浅野 正通、徳重芳、日本特許 2647321

[7] T. Tanaka, Y. Tanaka, H. Nakamura, H.

Oodaira, S. Aritome, R. Shirota, and F. Masuoka,

- IEEE VLSI circuit Symposium, p. 20-21, 1992
- [8] G. J. Hemink, T. Tanaka, T. Endoh, S.

Aritome and R. Shirota, *IEEE VLSI technology Symposium*, p. 129-130, 1995

[9] K. Sakui, H. Nakamura, T. Tanaka, M.

Momodomi, F. Masuoka, and T. Hasegawa,米国特 許5517457および5615163

[10] S.Aritome, S.Satoh, T.Maruyama, H.Fatanabe,

S.Shuto, G.J.Hemink, R.Shirota, S.Watanabe and

F.Masuoka, *IEEE International Electron Device Meeting*, p. 61 – 64, 1994

[11] R. Shirota, *IEEE Non-Volatile Semiconductor Memory Workshop*, pp.22-32, 2000

[12] R. Shirota, R. Nakayama, R. Kisawa, M.Momodomi, K.Sakui, Y. Itoh, S. Aritome, T. Endoh, F. Hatori and F. Masuoka, *IEEE International Electron Device Meeting*, p. 104-107, 1990

[13] R. Shirota, M. Momodomi, R. Nakayama, S. Aritome, R. Kirisawa, T. Endoh, S. Watanabe, 米 国特許 5397723

[14] H.Tanaka, M.Kido, K.Yahashi, M.Oomura, R.Katsumata, M.Kito, Y.Fukuzumi, M.Sato, Y.Nagata, Y.Matsuoka, Y.Iwata, H.Aochi and A.Nitayama, *IEEE VLSI technology Symposium*, p. 14-15, 2007

[15] R. Shirota and K. Sakui, *JASP Review* 2023, 230103: https://doi.org/10.11470/jsaprev.230103.

### 高速メモリ応用を見据えた Channel-All-Around 型強誘電体トランジスタの 動作実証

### First Demonstration of Channel-All-Around TiO<sub>2</sub> Channel Ferroelectric FET for High Speed Memory Application

株柳 翔一、浜井 貴将、前田 健、齋藤 真澄、藤井 章輔

キオクシア株式会社 先端技術研究所 〒512-8550 三重県四日市市山之一色町 800 番地

Shoichi Kabuyanagi, Takamasa Hamai, Takeru Maeda, Masumi Saitoh and Shosuke Fujii Kioxia Corporation, Yamanoisshiki-Cho 800, Yokkaichi, Mie, 512-8550 Japan Tel:+ 81-59-330-2284, e-mail: shoichi1.kabuyanagi@kioxia.com

### <u>Abstract</u>

We demonstrate, for the first time, a 30nm-diameter vertical Channel-All-Around (CAA) ferroelectric FET (FeFET) with TiO<sub>2</sub> channel, aiming at  $4F^2$  high speed memory application. Thanks to Gate-Source/Drain overlap of CAA structure and interface-layer-free nature of oxide semiconductor channel, high  $\Delta I_{on}$  (>2µA) and stable endurance (>1e6 cycles) are simultaneously achieved in the smallest footprint ever (707nm<sup>2</sup>). Low aspect ratio FeFET with thermally stable crystallized TiO<sub>2</sub> channel facilitates multiple memory stacking. We also show the scalability of CAA FeFET without performance degradation by contact electrode optimization and spacer oxide engineering, providing a new path for future high density and high speed memory.

近年、人工知能と機械学習(AI/ML)の急速 な進歩により、DRAM相当の高速動作、大容量、 不揮発性を兼ね備えた新規メモリへの需要が 高まっている。その候補として強誘電体 HfO2 をベースとしたメモリが有望視されており、代 表例として三次元積層 FeRAM[1]などが挙げら れる。しかしながら、FeRAMのメモリセルは選 択トランジスタと強誘電体キャパシタから成 り、将来世代に向けてさらなる大容量化が必要 になると、高アスペクト比のキャパシタを積層 する必要が生じるためプロセスインテグレー ション上の技術難度とコストの劇的な増加が 見込まれる。

そこで我々は、縦型の強誘電体トランジスタ (FeFET)を三次元積層するアレイコンセプトを 提案している[2]。縦型であることによりメモリ セルを 4F<sup>2</sup>(F=Feature Size,最小加工寸法)で構 成できるため、大容量化が可能となる。また、 強誘電体トランジスタのみでメモリ素子の役 割を果たせるため、前述のように高アスペクト 比のキャパシタは作製不要となる。一方で、高 速かつ大容量の三次元積層メモリを実現する 観点で、強誘電体トランジスタに対しては高い 駆動電流と良好な耐熱性が求められる。

本報告では、上記のような要求に応えられる デバイスとして、酸化物半導体である TiO2 チャ ネルを用いた Channel-All-Around 型の強誘電体 トランジスタを試作・評価した結果を報告する。 TiO2 は酸化物半導体の中では耐熱性が高いチ ャネル材料として知られており、強誘電体トラ ンジスタとしても lell サイクルを超える書き 換え耐性など良好なメモリ特性が報告されて いる[3]。また、S/D 電極と Gate 電極がオーバー ラップする領域を持つ Channel-All-Around 型で あることによって、高い駆動電流と良好なスイ ッチング特性を期待できる。実際に我々が試作 した Channel-All-Around 型の強誘電体トランジ スタは、707nm<sup>2</sup>という微細領域において、2µA という高い Δ Ion ( 強誘電体の分極反転によって 生じる Program 状態と Erase 状態の Ion 差) を示

すことを実証できた。将来世代の高速大容量メ モリの実現に向けた道を切り拓く結果である と考えている。

講演会においては上記の内容に加えて、平面型 TFT での TiO<sub>2</sub> チャネル強誘電体トランジスタの基礎評価、および Channel-All-Around 型強誘電体トランジスタのさらなる微細化可能性についても議論する予定である。

参考文献

- [1] N. Ramaswamy et al., "NVDRAM: A 32Gb Dual Layer 3D Stacked Non-volatile Ferroelectric Memory with Near-DRAM Performance for Demanding AI Workloads", IEEE IEDM, 2023
- [2] S. Kabuyanagi et al., "A Vertical Channel-All-Around FeFET with Thermally Stable Oxide Semiconductor Achieving High  $\Delta Ion > 2\mu A/cell$  for 3D Stackable 4F<sup>2</sup> High Speed Memory", Symp. VLSI Tech. Dig., 2024
- [3] T. Shiokawa et al., "High-Endurance (>10<sup>11</sup>cycles) and Thermally-Stable Sub-100nm TiO<sub>2</sub> Channel FeFET for Low-Power Memory Centric 3D-LSI Applications", IEEE EDTM, 2023

### オゾンを用いたプリ酸化及びポスト酸化による Al<sub>2</sub>0<sub>3</sub>/Ge MOS 界面の研究

### Study of Al<sub>2</sub>O<sub>3</sub>/Ge MOS interfaces utilizing O<sub>3</sub> pre-oxidation and post-oxidation

<sup>○</sup>髙橋 大輝<sup>1</sup>, Xiao Yu<sup>2</sup>, 青木 伸之<sup>1</sup>, 柯 梦南<sup>1</sup>

1 千葉大学 〒263-8522 千葉県千葉市稲毛区弥生町 1-33

2 西安電子科技大学 〒710071 杭州市萧山区寧囲街道 177 号 °Daiki Takahashi<sup>1</sup>, Xiao Yu<sup>2</sup>, Nobuyuki Aoki<sup>1</sup>, Mengnan Ke<sup>1</sup>

1 Chiba University, 1-33 Yayoi Inage, Chiba 263-8522, Japan

2 Xidian University, 177 Ningwei Street, Xiaoshan District, Xi'an, 710071, China Tel:+ 81-043-290-3430, Fax: + 81-043-290-3430 (e-mail:mke@chiba-u.jp)

### <u>Abstract</u>

Field-effect transistors (FET) based on Si are approaching their physical scaling limitations. Ge, with its higher carrier mobility compared to Si, is considered a promising material to overcome these limitations. However, one of the challenges with Ge is its poor interface properties with high-k materials. In this study, Al<sub>2</sub>O<sub>3</sub>/GeO<sub>x</sub>/Ge MOS capacitors are fabricated using ozone oxidation, and the interface properties are investigated in pre-oxidation and post-oxidation processes. It is found that pre-oxidation at low temperatures leads to the formation of high-quality GeO<sub>x</sub>. Additionally, MOS capacitors subjected to pre-oxidation at room temperature achieved a low interface state density ( $D_{it}$ ) of  $1.56 \times 10^{11} \text{ eV}^{-1} \text{ cm}^{-2}$ .

#### 1. はじめに

電界効果トランジスタ:Field Effect Transistor(FET)は、集積回路において重要な役 割を担っている. その中でも, 金属-酸化膜-半導 体電界効果トランジスタ(MOSFET)は高いスイ ッチングの性能を持っており、小型化が容易で あるため盛んに研究がされてきた. MOSFET は 微細化することで, 集積回路に多くのトランジ スタを複雑に組み合わせることができるため, その性能の大幅な向上を図ることができてい た.しかし近年, MOSFET の微細化が困難にな ってきている. 微細化するにしたがってチャネ ル長が短くなることで起きる短チャネル効果 の閾値電圧低下や,離散不純物ゆらぎなどが原 因となって応用が困難になっているためであ る. それでも消費電力を抑えた集積回路の生産 にはトランジスタの微細化が必須である.

現在, Si を用いた MOSFET が主流だが,従来の Si を用いた MOSFET は物理的限界が近づいてきている.これを打破するには基板やチャネル材料をより移動度の高い材料に置き換えることが必要になってきており,そこで期待される材料のひとつが Ge である.Ge は Si と比べて電子と正孔ともに高いキャリア移動度を有

している.具体的には電子で約2倍,正孔で約4倍もの高い移動度を有している.さらにGeはSiと同じIV族の半導体であり、これまでに培ってきたSiプロセスとの親和性も非常に高いと考えられる.

しかし、これまで Ge よりも Si が FET に用い られてきたひとつの要因としては、SiO<sub>2</sub>/Si 界面 が良質な界面特性を示すからである. Ge におい て高誘電率ゲート絶縁膜(high-k ゲート絶縁膜) との界面は SiO<sub>2</sub>/Si 界面と比較して界面準位密 度( $D_{ii}$ )が高いことが知られている. high-k ゲー ト絶縁膜を形成する際に、Ge 酸化膜の分解反応 が起こり、欠陥が多く品質の悪い Ge 酸化膜が 形成されるからである. high-k/Ge 界面に界面制 御層を導入することで  $D_{it}$  が低減されることが 知られている[1][2].

そこで本研究では, Al<sub>2</sub>O<sub>3</sub>/Ge MOS Capacitor を 作製し, オゾン酸化を用いて界面制御層を Al<sub>2</sub>O<sub>3</sub>/Ge 界面に導入することで界面特性の改善 について検討した.

2. 実験条件 プリ酸化による Al<sub>2</sub>O<sub>3</sub>/Ge MOS Capacitor の作 製プロセスを示す. Ge 基板を洗浄後, UV オゾ ン酸化を行い, GeO<sub>x</sub>の界面制御層を導入した. この Ge 基板に原子層堆積:Atomic Layer Deposition(ALD)法を用いて Al<sub>2</sub>O<sub>3</sub>を堆積し, 400°Cで 30 分間の真空アニールを行った. その 後,トップ電極に Au とバック電極に Al を蒸着 した. 続いてポスト酸化による作製プロセスを 示す. Ge 基板を洗浄後, ALD を用いて Al<sub>2</sub>O<sub>3</sub>を 堆積し, UV オゾン酸化を行い, 400°Cで 15 分 間の Ar/H<sub>2</sub>アニールを行った. トップ電極に Au とバック電極に Al を蒸着した. C-V 測定と  $D_{it}$ を評価するために 250K でコンダクタンス法に よる測定を行った.



Fig.1 Fabrication flow and schematic Ge MOS capacitor

#### 3. 結果および考察

Fig.2 にプリオゾン酸化により Al<sub>2</sub>O<sub>3</sub>/Ge 界面 に GeO<sub>x</sub> の界面制御層を導入した場合としてい ない場合での C-V 特性を示す.オゾン酸化は室 温で 90 分間行った.オゾン酸化をすることに よりきれいな C-V 特性が得られた.また,オゾ ン酸化をした方が最大容量値が大きくなって いるが,これはリーク電流の減少によるもので ある.



Fig.2 C-V curves with and without pre-ozone oxidation

Fig.3 に各温度でプリオゾン酸化を行った MOS Capacitor の  $D_{it}$ を示す.オゾン酸化は各温 度で酸化時間を2分間に固定して行った.高い 温度でオゾン酸化を行った方が厚い GeO<sub>x</sub> を有 しているが, どの温度でもあまり変わらない  $D_{it}$ を示している.低い温度で酸化することでゆっ くりと GeO<sub>x</sub>が形成され, 膜質の良い GeO<sub>x</sub>が導 入されたためと考えられる.



Fig.3 Energy distribution of  $D_{it}$  at different pre-ozone oxidation temperatures

続いて、Fig.4 には異なる厚さの GeO<sub>x</sub>を持つ MOS Capacitor の  $D_{it}$ を示す. プリオゾン酸化は 室温で2 分間と 90 分間行った. GeO<sub>x</sub> の厚さが 0.25nm 程度では  $D_{it}$ は  $10^{12}$ eV<sup>-1</sup>cm<sup>-2</sup> 程度とあま り下がらなかったが、GeO<sub>x</sub> の厚さが 0.9nm 程度 では  $1.56 \times 10^{11}$ eV<sup>-1</sup>cm<sup>-2</sup> の低い  $D_{it}$ を得られた.



Fig.4 Energy distribution of  $D_{it}$  with different GeO<sub>x</sub> thicknesses

Fig.5 にはポストオゾン酸化における C-V 特性を示す. オゾン酸化は300℃で4分間行った. ポストオゾン酸化よりヒステリシスの小さい きれいな C-V 特性が得られた.



Fig.5 C-V curves with post-ozone oxidation at 300°C

続いて, Fig.6 にはプリオゾン酸化とポストオ ゾン酸化による MOS Capacitor の D<sub>it</sub>を示す. 室 温で 2 分間のプリオゾン酸化を行ったものは 2.5nm Al<sub>2</sub>O<sub>3</sub>/0.25nm GeO<sub>x</sub>,室温で30分間と90 分間のポストオゾン酸化を行ったものはどち らも 1.8nm Al<sub>2</sub>O<sub>3</sub>/ 0.2nm GeO<sub>x</sub>, 300℃で 4 分間の ポストオゾン酸化を行ったものは 1.8nm Al<sub>2</sub>O<sub>3</sub>/ 0.6nm GeO<sub>x</sub>の絶縁膜を有している.ポストオゾン酸化において,室温でオゾン酸化を 30 分間 と 90 分間行った場合のどちらも GeO<sub>x</sub> が 0.2nm であり、室温のポストオゾン酸化では酸化力が 足りず,酸化時間を長くしても飽和しているこ とがわかる.また,300℃で0.6nmのGeOxを導 入しても, あまり D<sub>it</sub> は低減されなかった. 次にプリ酸化とポスト酸化について比較する. 室温で2分間のプリオゾン酸化を行ったものと 300℃で 4 分間のポストオゾン酸化を行ったも のはどちらも全体の絶縁膜の厚さは約2.5nm で

同程度である. プリ酸化により導入された GeO<sub>x</sub> の厚さは 0.25nm, ポスト酸化により導入された GeO<sub>x</sub>の厚さは 0.6nm であるが, プリ酸化による MOS Capacitor の方がわずかに低い  $D_{it}$ を示して いる. このことからポストオゾン酸化よりもプ リオゾン酸化の方が  $D_{it}$  の低減には有用である と考えられる.



Fig.6 Energy distribution of  $D_{it}$  with pre-ozone oxidation(pre-OO) and post-ozone oxidation(post-OO)

### 4. まとめ

本研究では、オゾン酸化を用いて、 $Al_2O_3/GeO_x/Ge MOS Capacitor を作製し、プリ酸化と$ ポスト酸化における界面特性について調査した.プリ酸化では室温での酸化をすることで良 $質な<math>GeO_x$ を導入できることがわかった.また、 同程度の絶縁膜を有するポスト酸化の MOS Capacitor と比較し、プリ酸化の方が  $D_{it}$ の低減 に有用であることが示された.室温でのプリ酸 化によるサンプルのうち、4.4nm  $Al_2O_3/0.9nm$ GeO<sub>x</sub>/Ge MOS Capacitor において 1.56×10<sup>11</sup>eV<sup>-1</sup>cm<sup>-2</sup>という低い  $D_{it}$ を達成した.

### 謝辞

本研究は JSPS 科研費 JP23K13361,戦略的創 造研究推進事業さきがけ JPMJPR24H2,東京エ レクトロン(株),服部報公会の支援を受けてい る.

#### 参考文献

[1] Hiroshi Matsubara, et al, Appl. Phys. Lett. 93, 032104 (2008).

[2] Lixing Zhou, et al, Journal of Materials

*Science:Materials in Electronics*, **34**, 1945, (2023)

### ALD-GeO2界面層を用いた GeSn/Ge pn ダイオードの表面パッシベーション

### Surface passivation of GeSn/Ge pn diodes using ALD-GeO2 interlayer

加藤 芳規1 坂下 満男1 黒澤 昌志1 中塚 理1,2 柴山 茂久1

1 名古屋大学大学院工学研究科 〒464-8603 愛知県名古屋市千種区不老町 2 名古屋大学 未来材料・システム研究所 〒464-8601 愛知県名古屋市千種区不老町

Yoshiki Kato<sup>1</sup>, Mitsuo Sakashita<sup>1</sup>, Masashi Kurosawa<sup>1</sup>, Osamu Nakatsuka<sup>1,2</sup>, Shigehisa Shibayama<sup>1</sup>

1 Grad. Sch. of Engineering, Nagoya University, Furo-cho, Chikusa-ku, Nagoya, Aichi 464-8603, Japan

2. IMaSS, Nagoya University, Furo-cho, Chikusa-ku, Nagoya, Aichi 464-8601, Japan

*Tel:*+ 81-52-789-2759, *Fax:* + 81-52-789-2760 (*e-mail:kato.yoshiki.m0@s.mail.nagoya-u.ac.jp*)

### <u>Abstract</u>

 $Ge_{1-x}Sn_x$  is expected to be applied to the resonant tunneling diodes and infrared photodetectors that can be integrated on the Si ULSI platform. The development of new surface passivation technique feasible to  $Ge_{1-x}Sn_x$  is an important approach for realizing these devices. In this work, we developed the GeO<sub>2</sub> layer formation by atomic layer deposition (ALD) using tetra-ethoxy germanium and O<sub>3</sub>. Furthermore, we found that ALD-GeO<sub>2</sub>/Ge and ALD-GeO<sub>2</sub>/Ge<sub>1-x</sub>Sn<sub>x</sub> MOS capacitors (MOSCAPs) show the lower interface state density compared to ALD-Al<sub>2</sub>O<sub>3</sub> MOSCAPs and post-oxidation annealing (POA) process causes a negative bias shift of the flat-band voltage for ALD-GeO<sub>2</sub> MOSCAPs. These results suggest ALD-GeO<sub>2</sub> passivation with POA would be effective for the passivation technique for the  $Ge_{1-x}Sn_x$  based devices. Finally, we demonstrated a significant reverse current reduction of  $Ge_{1-x}Sn_x/Ge pn$  diodes by surface passivation using this new technique.

### 1. はじめに

IV 族混晶半導体である  $Ge_{1-x}Sn_x$ は, Si ULSI プラットフォーム上に集積可能な共鳴トンネ ルダイオード (RTD) や赤外領域の受光素子へ の応用が期待されている. RTD は次世代テラへ ルツ波通信応用が期待されている量子デバイ スであり, 我々は最近  $Ge_{1-x}Sn_x/Ge_{1-x-y}Si_xSn_y$ へ テロ接合を有する RTD の作製および低温(10 K)動作を報告した[1].

これらのデバイス性能向上に向けて, Ge<sub>1-x</sub>Sn<sub>x</sub>とGe<sub>1-x-y</sub>Si<sub>x</sub>Sn<sub>y</sub>の結晶品質向上に加え, 表面パッシベーション技術の確立が必要不可 欠である.パッシベーション技術において,界 面準位密度( $D_{t}$ )の低減(化学パッシベーショ ン)と半導体の表面電荷制御(電界効果パッシ ベーション)の2点が重要である.

本研究では、Ge ベースの混晶半導体の表面パ ッシベーション膜として、これまで Ge 界面と の低界面準位密度が報告されている GeO<sub>2</sub> に着 目した[2]. GeO<sub>2</sub> 膜は従来, Ge 基板の熱酸化法 により形成されてきたが[3], Ge<sub>1-x</sub>Sn<sub>x</sub> と Ge<sub>1-x-y</sub>Si<sub>x</sub>Sn<sub>y</sub> への熱酸化では GeSnO<sub>x</sub> や GeSiSnO<sub>x</sub> が形成され,界面特性の劣化を招く [4-6]. したがって,混晶半導体材料においては 熱酸化法ではなく堆積法による絶縁膜形成が 望まれる. 我々は過去にテトラエトキシゲルマ ニウム (TEOG) と H<sub>2</sub>O を用いた原子層堆積 (ALD) 法による GeO<sub>2</sub> 膜形成を報告している [7]. しかし、パッシベーション絶縁膜として用 いるには ALD-GeO<sub>2</sub> 膜の growth per cycle (GPC) が小さいという課題があった.

そこで本研究では、より酸化力の強いオゾン (O<sub>3</sub>) と TEOG を組み合わせた ALD 法による GeO<sub>2</sub> 膜形成を試みた.加えて、先行研究におい て GeO<sub>2</sub>/Ge 界面の  $D_{it}$  低減および固定電荷密度 の減少が報告されている後熱酸化[8]が与える 影響について調査した.最後に、 $Ge_{1-x}Sn_x$  RTD および受光素子へ向けた ALD-GeO<sub>2</sub>膜のパッシ ベーション効果を検証した.本研究では,まず 比較的簡易な構造での Ge<sub>0.948</sub>Sn<sub>0.052</sub>/Ge メサ型 pn ダイオードのパッシベーション絶縁膜として ALD-GeO<sub>2</sub> 界面層を導入した.その結果,逆方 向電流の大幅な低減に成功したので報告する.

#### 2. 実験方法

*p*-Ge(001)基板(抵抗率: 0.925–0.943 Ωcm)を アンモニア溶液(NH<sub>4</sub>OH: H<sub>2</sub>O = 1:4)による 化学洗浄の後,ホットウォールを備えたALDチ ャンバーに導入した.その後,堆積温度( $T_D$ ) 100–300°CでTEOGとO<sub>3</sub>の交互供給を100–300 サイクル繰り返すことにより,GeO<sub>2</sub>膜を形成し た.TEOGのプリカーサーボトルは90°Cに加 熱し,供給時間は0.1 sで固定した.O<sub>3</sub>の供給 時間およびTEOGとO<sub>3</sub>のパージ時間はそれぞ れ $t_0$ =1–5sおよび $t_p$ =1–10sで変化させ,ALD 反応による堆積条件を調査した.作製した GeO<sub>2</sub>/*p*-Ge(001)試料のGeO<sub>2</sub>膜厚をX線反射率 法(XRR)により評価した.

続けて、ALD-GeO<sub>2</sub> 膜を用いた絶縁膜/半導体 界面の特性を調査するため、Ge MOS キャパシ タ (MOSCAPs) を作製した.絶縁膜として、 $T_D$ = 200 °C で膜厚 12 nm の GeO<sub>2</sub> 膜を形成した. 比較のため  $T_D$ = 200 °C で膜厚 14 nm の Al<sub>2</sub>O<sub>3</sub> 膜 を堆積した試料も準備した.一部の試料で後熱 酸化温度 ( $T_{POA}$ ) 300–400 °C で 30 min の後熱酸 化 (POA) を施した.これらの MOSCAPs の容 量-電圧 (C-V) 特性評価を行った.

最後に、パッシベーション絶縁膜として ALD-GeO<sub>2</sub> 膜を界面層として導入した Ge<sub>0.948</sub>Sn<sub>0.052</sub>/Geのメサ型 pn ダイオードを作製 した. 化学洗浄を施した n 型 Ge(001)基板(抵 抗率: 1.11–2.41  $\Omega$ cm)上に、分子線エピタキシ 一法を用いて 200 nm のアンドープ Ge<sub>0.948</sub>Sn<sub>0.052</sub> エピタキシャル層および膜厚 2 nm の Si キャッ プ層を堆積した. その後,フォトリソグラフィ やドライエッチングによってメサ型に加工し, パッシベーション絶縁膜および Al 電極を形成 し,デバイス化した. パッシベーション絶縁膜 には膜厚~7 nm の GeO<sub>2</sub> 界面層および膜厚~50 nm の Al<sub>2</sub>O<sub>3</sub>層を  $T_{\rm D}$ = 200 °C の ALD 法で堆積し た. これらの試料について 200–300 K の温度範 囲で電流密度–電圧 (*J*–*V*)特性を測定した.

#### 3. 結果および考察

<u>3. 1 TEOG と O3 による GeO2-ALD</u>

図 1(a)および 1(b)は T<sub>D</sub> = 200 °C, 300 サイク ルの条件で  $GeO_2$  膜厚の  $t_o$  および  $t_p$  依存性を調 べた結果である. 図 1(a)では t<sub>p</sub> = 3 s, 図 1(b)で は $t_0 = 5 s$ と固定した.  $t_0$ および $t_0$ は共に3s以 上で、ALD 成長を示唆する GeO2 膜厚の飽和を 示した. 図 1(c)は  $t_0 = 10$  s,  $t_p = 5$  s, 300 サイク ルの条件で  $GeO_2$  膜厚の  $T_D$  依存を調べた結果で ある. Tbの上昇にともない GeO2 膜厚が増大し, T<sub>p</sub>=200 ℃ 付近から飽和することが分かる. そ こで,  $t_0 = 10$  s,  $t_p = 5$  s,  $T_D = 200$  °C の条件で GeO2 膜厚と ALD サイクル数の関係を調べた (図 1(d)). このグラフの傾きから GPC を求め ると 0.35 Å/cycle であった. この結果は, 酸化 剤が H<sub>2</sub>O の場合と比較して[7],約 20 倍大きい 値でありパッシベーション絶縁膜応用に向け て有意な結果である.

#### 3. 2 GeO<sub>2</sub>/p-Ge MOSCAPs の電気的特性

図 2(a)および 2(b)はそれぞれ,作製した Al/Al<sub>2</sub>O<sub>3</sub>/*p*-GeおよびAl/GeO<sub>2</sub>/*p*-Ge MOSCAPs の 300 K における *C*-*V*特性である.測定周波数は 1 MHz で,正電圧側から負電圧側に電圧掃引し た結果である.空乏領域における *C*-*V*特性の立



Fig.1 GeO<sub>2</sub> thickness as the function of (a)  $t_0$ , (b)  $t_p$ , (c)  $T_D$ , and (d) number of ALD cycles. Typical fixed parameters are written in each graph.



Fig.2 *C*–*V* characteristics of (a) Al/Al<sub>2</sub>O<sub>3</sub>/*p*-Ge and (b) Al/GeO<sub>2</sub>/*p*-Ge MOSCAPs not subjected to and subjected to POA at  $T_{POA} = 300$  and 400 °C. The measurement frequency and temperature were 1 MHz and 300 K, respectively.

ち上がりが、 $GeO_2$  MOSCAPs の方が急峻なため、 GeO\_2 膜による  $D_{it}$  低減が示唆される.そこで、 空乏領域の C-V 特性からターマン法を用いて  $D_{it}$  のエネルギー分布を求めた(図 3(a)).GeO\_2 MOSCAPs は POA により  $D_{it}$  が上昇しているが、 いずれの場合も  $Al_2O_3$  MOSCAPs と比較して低  $D_{it}$  である.つまり、化学パッシベーション効果 は ALD-Al\_2O\_3 膜より ALD-GeO\_2 膜の方が高いと 期待できる.

次に、フラットバンド電圧に着目する. GeO<sub>2</sub> MOSCAPs は POA により負電圧側に *C–V*特性 が大きくシフトしている. 図 3(b)は理想 *C–V*特 性からのフラットバンド電圧のシフトから固 定電荷密度 ( $N_{fix}$ )を算出した結果である. 正お よび負の符号はそれぞれ正の固定電荷および 負の固定電荷を示している. Al<sub>2</sub>O<sub>3</sub> MOSCAPs の 場合, POA の有無に関わらず–1–2×10<sup>12</sup> cm<sup>-2</sup> で あった. この結果は、Al<sub>2</sub>O<sub>3</sub>/Ge の先行研究の結 果とも一致する[9]. 一方で、GeO<sub>2</sub> MOSCAPs は POA 無しでは  $N_{\text{fix}} = -3 \times 10^{12} \text{ cm}^{-2}$ の大きな負の 固定電荷を有していたが, POA によりゼロに近 づき,  $T_{\text{POA}} = 400 \,^{\circ}\text{C}$ の試料では正の固定電荷を 示した.

固定電荷が電界効果パッシベーションに与 える影響を調査するために,理想 C-V特性と比 較し、印加電圧 0 V における MOSCAPs の表面 ポテンシャルを求めた (図 3(c)). Al<sub>2</sub>O<sub>3</sub> MOSCAPs は POA によって表面ポテンシャル は大きく変化せず空乏状態であった.一方で GeO<sub>2</sub> MOSCAPs では, POA 前は蓄積状態であ ったが, POA 後は表面ポテンシャルが反転状態 に変化した.本予稿には記載しないが、同様の 界面特性の向上および負電圧側へのフラット バンドシフトを Ge<sub>1-x</sub>Sn<sub>x</sub> MOSCAPs で確認して いる. この結果から、ALD-GeO2堆積後のPOA によって、正孔型 Ge1-xSnx/Ge1-x-vSixSnv RTD の メサ側壁の正孔を追い出し, 表面リーク電流を 抑制する効果(電界効果パッシベーション)が 期待できる.

### <u>3.3 GeSn/Ge pn ダイオードの電気的特性</u>

前節の議論より、ALD-GeO<sub>2</sub> 膜および POA に より、Ge や Ge<sub>1-x</sub>Sn<sub>x</sub> に対して、化学パッシベー ションと電界効果パッシベーションの双方の 効果が期待できることが分かった.そこで本研 究では、ALD-GeO<sub>2</sub> 膜を界面層として導入した メサ型の Ge<sub>0.948</sub>Sn<sub>0.052</sub>/*n*-Ge ダイオードを作製し、 パッシベーション効果を検証した.なお GeO<sub>2</sub> 膜は水溶性のため、本デバイス作製においては、 パッシベーション絶縁膜を Al<sub>2</sub>O<sub>3</sub>/GeO<sub>2</sub> とした. 図 4 に Ge<sub>0.948</sub>Sn<sub>0.052</sub>/*n*-Ge ダイオードの *J*-*V* 特

性を示す. 絶縁膜を Al<sub>2</sub>O<sub>3</sub>/GeO<sub>2</sub> とすることで,



Fig.3 (a) Energy distribution of  $D_{it}$  estimated by the Terman method for Al/Al<sub>2</sub>O<sub>3</sub>/*p*-Ge and Al/GeO<sub>2</sub>/*p*-Ge MOSCAPs not subjected to and subjected to POA at  $T_{POA} = 300$  and 400 °C.  $E_{SF}$  and  $E_i$  are the surface Fermi level and the midgap of *p*-Ge, respectively. (b)  $N_{fix}$  and (c)  $q\psi_s$  at an applied voltage of 0 V as the function of the POA condition.



Fig.4 J-V characteristics of Ge<sub>0.948</sub>Sn<sub>0.052</sub>/*n*-Ge diodes passivated by Al<sub>2</sub>O<sub>3</sub> and Al<sub>2</sub>O<sub>3</sub>/GeO<sub>2</sub> without and with POA at  $T_{POA}$ =350 °C.

逆方向電流密度の低減が確認できる. Dit 低減効 果が顕在化したと理解できる.

また、 $Al_2O_3$  膜のみの場合は、POA により逆 方向電流密度が増加したのに対し、 $GeO_2$ 界面層 では減少することが分かった.前節の結果に基 づくと、 $Al_2O_3/GeO_2$ パッシベーションでは、POA により p型半導体表面が強反転状態に近づくた め、表面生成再結合が抑制されたと理解できる と考えられる.

最後に、ALD-GeO<sub>2</sub>界面層が電気伝導機構に 与える影響を調べるため、*T*POA = 350 °C の POA を施したダイオードに対し、*J*-*V*特性の温度依 存性を評価した(図 5(a)および 5(b)). Al<sub>2</sub>O<sub>3</sub>層 のみの場合、逆方向電流密度が測定温度に対し てほとんど変化しないのに対し、Al<sub>2</sub>O<sub>3</sub>/GeO<sub>2</sub>パ ッシベーションの場合、測定温度低減にともな い、逆方向電流密度が減少することが分かった. そこで、印加電圧-1V での電流密度から活性化 エネルギーを見積もった(図 5(c)). Al<sub>2</sub>O<sub>3</sub>層の みでは活性化エネルギーが 0.01 eV だったのに 対し、GeO<sub>2</sub>界面層を導入した試料では 0.40 eV であった. このことから、GeO<sub>2</sub>界面層によるメ サ側壁の欠陥を介したトラップアシストトン ネリング電流の抑制が示唆される. この結果は、



ALD-GeO<sub>2</sub> 膜導入による  $D_{it}$  減少と対応している.以上の結果から、ALD-GeO<sub>2</sub> 膜と POA を組み合わせたパッシベーション技術が、 $Ge_{1-x}Sn_x$ ベースの各種デバイスに対して有用であると期待できる.

### 4. まとめ

Ge<sub>1-x</sub>Sn<sub>x</sub>を用いた RTD や受光素子のための パッシベーション技術として,ALD-GeO<sub>2</sub> 膜を 用いた新規技術開発を行った.初めに,TEOG と O<sub>3</sub>を用いた GeO<sub>2</sub>-ALD 条件の最適化を行い, ALD 条件が  $t_0 > 3$  s,  $t_p > 3$  s および  $T_D > 200$  °C であると明らかにした.

次に、ALD-GeO<sub>2</sub> 膜堆積後に POA を施した GeO<sub>2</sub>/p-Ge MOSCAPs の電気的特性評価から、 GeO<sub>2</sub>/p-Ge 界面はAl<sub>2</sub>O<sub>3</sub>/p-Ge 界面と比べて低D<sub>it</sub> が達成できること、POA によって p 型半導体表 面を強反転状態にすることができ、半導体表面 からの正孔の掃き出しが可能であることが明 らかになった.これらの結果から、ALD-GeO<sub>2</sub>膜 および POA が、化学パッシベーションおよび 電界効果パッシベーションの両面で効果的で あると期待できる.

最後に、Ge<sub>0.948</sub>Sn<sub>0.052</sub>/n-Ge ダイオードのパッ シベーション絶縁膜にALD-GeO<sub>2</sub>界面層を導入 し、POA を施した結果、逆方向電流密度の大幅 低減が可能であることを実証した. *J–V* 特性の 温度依存性から ALD-GeO<sub>2</sub>界面層がトラップア シストトンネリング電流を効果的に抑制した と分かった. 今後、Ge<sub>1-x</sub>Sn<sub>x</sub>/Ge<sub>1-x-y</sub>Si<sub>x</sub>Sn<sub>y</sub> RTD の パッシベーション絶縁膜にも、ALD-GeO<sub>2</sub> 膜を 導入し表面リーク電流を低減することで、室温 での安定動作に繋がると期待される.

本研究の一部は、JST さきがけ(JPMJPR21B6) および JST CREST (JPMJCR21C2)の支援を受 けて実施された.

Fig.5 Measurement temperature dependence of J-V characteristics of Ge<sub>0.948</sub>Sn<sub>0.052</sub>/*n*-Ge diodes passivated by (a) Al<sub>2</sub>O<sub>3</sub> and (b) Al<sub>2</sub>O<sub>3</sub>/GeO<sub>2</sub> subjected to the POA at  $T_{POA}$ =350 °C. The electrode diameter is 130 µm. (c) Arrhenius plots of the reverse current density at the voltage of -1 V.

### References

- [1] 石本修斗 他, 第 29 回電子デバイス界面テ クノロジー研究会(EDIT29), ID: 32 (2023).
- [2] Y. Fukuda et al., Jpn. J. Appl. Phys. 44, 6981 (2005).
- [3] M. Takenaka et al., Opt. Express 20, 8718 (2012).
- [4] K. Kato *et al.*, Jpn. J. Appl. Phys. **53**, 08LD04 (2014).
- [5] S. Gupta *et al.*, ACS Appl. Mater. Interfaces **8**, 13181 (2016).

- [6] T. Maeda *et al.*, Mater. Sci. Semicond. Process. **176**, 108304 (2024).
- [7] T. Yoshida *et al.*, Jpn. J. Appl. Phys. **53**, 08LD03 (2014).
- [8] S. Deng *et al.*, Appl. Phys. Lett. **99**, 052906 (2011).
- [9] W. J. H. Berghuis *et al.*, J. Mater. Res. **36**, 571 (2021).
## WSe<sub>2</sub> 上の ALD 実現に向けた UV-O<sub>3</sub> 暴露と真空アニールによる 最表面への Se 欠陥導入

# Introduction of Se defects on the surface by UV-O<sub>3</sub> exposure and vacuum annealing to realize ALD on WSe<sub>2</sub>

小島 拓也<sup>1</sup>、 堀場 大輔<sup>1</sup>、 松田 健生<sup>1</sup>、 柯 梦南<sup>1</sup>、 青木 伸之<sup>1</sup> (11 point)

1 千葉大学 〒263-8522 千葉県千葉市稲毛区弥生町 1-33

Takuya Kojima<sup>1</sup>, Daisuke Horiba<sup>1</sup>, Matsuda Kensyou, Mengnan Ke<sup>1</sup>, Nobuyuki Aoki<sup>1</sup> *1 Chiba University*, 1-33 Yayoi, Inage, Chiba 263-8522, Japan
Tel:+ 81-043-290-3430, Fax: + 81-043-290-3427 (e-mail:n-aoki@faculty.chiba-u.jp)

Abstract

Transition metal dichalcogenides (TMDCs), a type of 2D material, have semiconducting properties and are expected to be the next-generation semiconductor channel material. However, it has been pointed out that TMDCs do not have unbound hands on the surface, making it difficult to deposit films by atomic layer deposition (ALD), which has conventionally been used to form high-k dielectric constant insulation layers. We have focused on surface modification by UV-O<sub>3</sub> exposure in order to establish an effective means of realising ALD on TMDC. According to a previous study [1], it was reported that the WSe<sub>2</sub> surface can be oxidised one layer at a time to form a WO<sub>3</sub> layer by UV-O<sub>3</sub> exposure while heating several layers of WSe<sub>2</sub> crystals, and that when the WSe<sub>2</sub> crystal surface is completely covered with WO<sub>3</sub>, it becomes high-density hole doping and shows no gate voltage dependency. The gate voltage dependence of the WSe<sub>2</sub> crystal surface is said to disappear.

In this study, WSe<sub>2</sub> samples were exposed to UV-O<sub>3</sub> without heating and the changes in the W and Se spectral peaks were investigated by X-ray electron spectroscopy. The effectiveness of surface modification and ALD is discussed, including observations of atomic force microscopy (AFM) images before and after ALD on the O<sub>3</sub>-exposed sample.

#### 1. はじめに

2 次元物質の一種である遷移金属ダイカルコ ゲニナイド(TMDC)は半導体的な性質を有し、 次世代 VLSI のチャネル材料として期待されて いる。特に 10 年後に迫る相補型電界効果トラ ンジスタ(CFET)構造においては、TMDCの有 する原子オーダーの厚さを活かし、従来の三次 元半導体材料では達成できない積層方向の高 集積化が期待される。しかしながら、TMDC上 は表面にダングリングボンドを持たずこれま で高誘電率(high-k)絶縁層の形成で使用され てきた原子層堆積法(ALD)による成膜が困難 である事が指摘されている。

その為我々はTMDC上にいかにしてALDを 実現させるかについて研究を進めており、 TMDC の一種である WSe2 に注目している。 WSe2 は価電子帯上端が 5.2 eV 程度と比較的高 い位置にある事からp型の二次元半導体材料と しての利用が期待されている。これまでの報告 では多層の WSe2 結晶に対して加熱しながら UV-O3 暴露を行う事で WSe2 結晶表面を一層ず つ酸化させて、WO3 層が形成できるといわれて いる。WO3 は電子親和力が大きい為電荷移動プ ロセスにより WSe2 に対してホールドーピング が生じる。その為多層の WSe2 結晶表面が WO3 によって完全に覆われてしまうとゲート電圧 に依存しない高密度ホールドーピングとなる 事が示されている。[1]一方で室温で UV-O3 暴露 を行った場合、表面を完全に WO3 化する事なく Se 欠陥を導入し極性を導入する事が出来るの ではないかと期待される。そこで本研究では、 加熱を行わない状態で O<sub>3</sub> 暴露を行い、時間ご との結合状態の評価を XPS を用いて行った。 WSe2上に直接絶縁膜を成長させる為 ALD 装置 を用いて O<sub>3</sub> 暴露時間と ALD 中の成長温度を変 化させながら Al<sub>2</sub>O<sub>3</sub> を成長させた。その後 3 層 で作製した FET に対して UV-O<sub>3</sub> 暴露を行う事 で、その上から high-*k* 材料を積層させバックゲ ート(BG)とトップゲート(TG)の両方を持つデ ュアルゲート構造 FET を作製した。それぞれの ゲート依存特性を測定し FET 特性を評価した。

#### 2. 実験条件

WSe<sub>2</sub>上の組成状態を確認する為、XPS スペクトル測定を行った。化学気相成長(CVD)させた単層 WSe<sub>2</sub>に対して、X線光電子分光装置(日本電子, JPS-9030)を用いて MgKα線(hv=1253.6 eV)を基板に照射させて、光電子スペクトルの解析を行った。

次に WSe<sub>2</sub> 上の絶縁膜成長性を確認した。 WSe<sub>2</sub>をテープ残渣が残りにくい NITTO ブルー テープを用いて機械剥離し、表面の凹凸差が SiO<sub>2</sub> の影響を受けないバルクの結晶を使用し た。その結晶に対して UV-O<sub>3</sub> 暴露装置(Filgen, UV253S)を用いて時間を変更しながら暴露し た。その後 ALD 装置(Eiko, EALD-4M)を用いて 成長温度を変えながら WSe<sub>2</sub>上に Al<sub>2</sub>O<sub>3</sub>を成長 させた。表面上の様子を AFM 装置(FSM Precision, FM-Nanoview 1000)を用いて ALD 前後 の AFM 像を観察した。

3 層の WSe<sub>2</sub> を用い、機械的剥離を行いバック ゲート制御の FET を作製した。 層数はラマン分 光のピークによって判別した。剥離した 3 層 WSe<sub>2</sub>を、予め Cr/Pd(5/10 nm)でバックゲート電 極を作製した SiO<sub>2</sub> (300 nm)/Si 絶縁基板上に、 厚さ約 30 nm の h-BN 絶縁層、3 層 WSe2 の順に ドライトランスファー法を用いて積層した。[2] その後、電子線リソグラフィによって WSe2上 に電極を取り付け、FET 構造を作製した。デバ イスの光学顕微鏡像を Fig.1 に示す。作製した デバイスを 10 分 O3 暴露した。その後 ALD 装 置を用いて 120/200℃で 3/12nm 成長させた。ト ップゲートを Cr/Au(10/30 nm)で絶縁膜の上に 蒸着し、デュアルゲート構造の FET を作製した。 それぞれの試料の状態は、室温真空下(1\*10<sup>-4</sup> Pa) でゲート電圧特性を測定して確認した。



Fig.1 Optical microscope image of the fabricated device.

3. 結果および考察

XPS による評価を行うにあたり、X 線の照射 領域が3mm×7mmとへき開によって得られる結 晶に比べてはるかに広い事、また多層 WSe2 を 用いると下層の情報も含まれてしまう為、最表 面層だけの応答を分離するのが困難である。そ の為、XPS 観察の試料としては Si/SiO2 基板表 面の全面にわたって CVD 成長された単層 WSe2 試料を用いた。これにより、3 層 WSe,の最表面 層を想定した検証が可能となると期待した。 Fig.2 は、CVD で成長させた WSe2 試料の基板を 分割し、各々に対して未処理、O3 暴露 10 分、 O3暴露後に真空アニール(180℃,3時間)を行 った後のそれぞれの試料における Se-3d (Fig.2a) およびW-4f(Fig.2b)のXPSスペクトルである。 O<sub>3</sub>暴露後では W-Se ピークがそれぞれ左にシ フトしp型のドーピングが確認できた。また W-O ピーク(約 36eV, 38eV)、Se-O ピーク(約 59eV) がそれぞれ O3 暴露後に微量で観測されたが Se-Oピークは真空アニール後ではなくなっており、 Se 欠陥の生成が示唆された。W-O ピークの比 較から O3 暴露後では約 5%の W 酸化が生成さ れており W-Se の結合(33eV、35eV)も依然と して存在している事から表面層は WOx になっ ていない事が確認された。



Fig.2 (a)Se-3d spectra and (b)W-4f spectra of CVD-WSe<sub>2</sub> substrate before, 10 min O<sub>3</sub> exposure, and vacuum annealing after O<sub>3</sub> exposure.

Fig. 3(a)~(c)は O<sub>3</sub> 暴露を 10,20,60 分行った後 に Al<sub>2</sub>O<sub>3</sub> を 10nm 成長させた後の AFM 像であ る。Fig.3(a)~(c)から O3 暴露時間を増加させても 均一的な成長が起こらなかった事から O<sub>3</sub>暴露 時間を変更する事は適切ではなく別のアプロ ーチが必要であると考察した。そこで ALD 成 長温度に着目した。絶縁膜成長は低温で行うと 被膜性が向上する事が確認されている。[3]しか し低温で製膜するとリークする可能性がある 為[4] 初期成長温度を 200℃より低く、低すぎな い温度に設定した。Fig.3(d)(e)は初期成長温度を 120℃,150℃に設定してそれぞれ成長させた AFM 像である。Fig.3(e)から 120℃で成長を開始 すると高低差が 1nm 以下に抑えられ被膜性が 圧倒的に向上した。また Fig.3(f)は O3 暴露を行 わずに 120℃で成長させた AFM 像である。絶 縁膜が均一成長が行われなかった事からUV-O3 暴露の有用性が確認された。



Fig.3 (a)~(c) AFM images after ALD growth at each O<sub>3</sub> exposure time (10,20,60min). (d), (e) AFM images after growth at ALD initial growth temperatures (120,150°C) after 10 min of O<sub>3</sub> exposure (f) AFM image after growth at ALD initial growth temperature of 120°C without O<sub>3</sub> exposure.

WSe<sub>2</sub>上に直接絶縁膜を成長されたAl<sub>2</sub>O<sub>3</sub>膜の 絶縁性を観測する為に 3 層のデュアルゲート FET を作製した。Fig4 はそれぞれの状態でのバ ックゲート依存特性を示したグラフである。 Fig4 (a)から未処理状態(赤)から O<sub>3</sub>暴露後(青)で は酸素分子が吸着した事と、Se 置換が起きた事 で p 型ドーピングが確認できる。から O<sub>3</sub>暴露 後 Al<sub>2</sub>O<sub>3</sub> 膜の製膜後(緑)に n 型のドーピングが 見られた。これは Al<sub>2</sub>O<sub>3</sub> 膜に O 欠陥が存在して おり正電荷によるドープが起きていると考察 した。そこで Al<sub>2</sub>O<sub>3</sub> 膜の上から O<sub>3</sub>暴露を 20 分 行う事(黒)で SS と閾値電圧の改善ができた。ト ップゲート電極蒸着後(ピンク)では V<sub>th</sub> の負の シフトが見られたが SS は劣化していない事が 確認された。Fig4 (b)は BG の電圧を-6V~-8V で 印加させてトップゲートを掃引させた対数ゲ ート依存特性である。BG = -8V では 0.5V、1V 付近で立ち上がり絶縁性が存在する事が明ら かになった。しかしヒステリシスが存在してい る事がわかり( $\Delta$ V<sub>th</sub> =469 mV)Al<sub>2</sub>O<sub>3</sub> 膜質の改善 が求められる。Fig.5 は各状態のサブスレッショ ルドスイング(SS)を比較したグラフである。 Fig.5 から TG 制御 FET の SS は 182 mV/dec (BG = -8 V)を記録した。BG 特性と比較すると約 1/3 に抑えられ低消費電力の FET 作製に貢献でき たと考える。



Fig.4 (a) Backgate-dependent characteristics of each state of the WSe<sub>2</sub> FET (b) Topgate-dependent characteristics in the same FET.



Fig.5 SS of each state in WSe<sub>2</sub> FET (left from red line is back gate control, right is top gate control)

#### 4. まとめ

WSe<sub>2</sub>を用いた XPS スペクトルから、O<sub>3</sub>暴露 後に真空アニールを行う事で、酸素と結合した Se が一緒に脱離する事から Se 欠陥が生成され る事が確認された。WSe<sub>2</sub>に対して単層 O<sub>3</sub>暴露 を室温で 10 分行い ALD 初期成長温度を 120<sup>°</sup> で成長させた場合、均一的な膜成長を実現した。 また 3 層 WSe<sub>2</sub> FET 特性からトップゲート、バ ックゲート特性をそれぞれ比較し SS が 1/3 に 抑えられ FET 特性の向上も確認された。これら の結果から、適切な時間の O<sub>3</sub> 暴露によって改 質された 3 層 WSe<sub>2</sub>の最表面層をシード層とす る事で、ALD によって high-*k* 材料を積層でき、 今後の CFET 作製に更なる発展を見込める事が 明らかになった。

#### 謝辞

#### 参考文献

- [1] M. Yamamoto et al., *Nano Lett.*, **16**, 2720 (2016).
- [2] L. Wang, et al., *Science*, **342**, 614 (2013).
- [3]Park, Taejin, et al. RSC advances 7.2 (2017).
- [4]Kim, Suyeon, et al. Scientific Reports 12.1 (2022)

本研究は東京エレクトロン(株)の支援を受けておこなわれた。

## 高導電性 Ce ドープ水素化酸化インジウム(ICO:H)薄膜の開発

## The Development of Cerium-Doped hydrogenated Indium Oxide (ICO:H)

工藤 晃哉 1,2 陳 家聰 1 前田 辰郎 1

1 産業技術総合研究所 〒305-8565 茨城県つくば市東1-1-1

2 千葉大学大学院融合理工学府 〒263-0022 千葉県千葉市稲毛区弥生町 1-33

Koya Kudo<sup>1,2</sup>, Chia-Tsong Chen<sup>1</sup>, Tatsuro Maeda<sup>1</sup>

1 AIST, 1-1-1 Higashi, Tsukuba, Ibaraki 305-8565, Japan

2 Grad. Sch. of Sci and Eng., 1-33 Yayoi-machi, Inage-ku, Chiba, Chiba 263-0022, Japan

*Tel:*+81-29-861-4451, (*e-mail:k.kudou@aist.go.jp*)

### <u>Abstract</u>

We investigated Cerium-doped hydrogenated indium oxide (ICO:H) thin films to optimize sputtering conditions for high-mobility and low-resistance electrodes. ICO:H films were sputtered in an atmosphere containing 0.3% oxygen and 1.5% hydrogen, resulting in films with the largest grain sizes and the highest carrier mobility after solid-phase crystallization (SPC). Additionally, we examined the effects of different annealing temperatures in nitrogen (N<sub>2</sub>), forming gas (FG), and Dry Air. Among these annealing conditions, FG treatment was found to be the most effective in mitigating mobility degradation at elevated temperatures (400°C). This improvement is attributed to the suppression of hydrogen desorption, which reduces ionized impurity scattering.

#### 1. はじめに

ITO に代表される酸化インジウムをベースに した透明導電性酸化物(Transparent Conductive Oxide)は、高い導電性と透明性を併せ持つこと から、液晶ディスプレイ、有機 EL、太陽電池の 窓電極など、様々な用途で利用されている。ま た、近年では、酸化物 TFT のソース/ドレイン電 極[1]や、その高い移動度を活かした薄膜チャネ ル材料としても注目されている[2,3]。一方で、 TCO/半導体界面を使った光センサーの報告な ど[4]、高い導電性と透明性を活用した光電デバ イスへの展開が期待される材料である。

固相結晶化(SPC)法を用いた結晶性酸化イン ジウムは、比較的大きな結晶粒と高い導電性を 持ち、ITO よりも極めて高い電子移動度 (100 cm<sup>2</sup>/Vs 以上)を示すことがよく知られている。 不純物としては、W[5]、Ti[6]、Zr[7]、Mo[8]をは じめとする様々な金属のドーピングが試みら れているが、我々は不純物として Ce と水素に 注目している。CeO<sub>2</sub>の標準生成エンタルピーは 他の金属ドーパントと比較して大きいため、電 子の散乱体となる酸素空孔の形成を抑制し、移 動度が向上する[9,10]。さらに、Ce<sup>4+</sup>の有効イオ ン半径(0.101 nm)は In<sup>3+</sup>の有効イオン半径(0.094 nm)に近いため、ドーパントサイト付近の微小 ひずみが低減し、結晶性が向上する[9,11]。一 方、水素は一価の不純物として働くことに加え [12-14]、低温堆積時の水素の混入が膜の非晶質 化を促進し、SPC 時の結晶粒サイズを増加させ る効果もある[12,13]。また、水素による結晶粒 界および粒内の欠陥の不活性化も期待される [12-14]。このようなドーピング技術の制御は、 酸化インジウムの導電性や熱安定性向上の鍵 となる。

本研究では、結晶性酸化インジウム膜の低抵 抗電極としての応用を目指して、Ceドープ水素 化酸化インジウム(ICO:H)薄膜のスパッタ成膜 および SPC アニール条件の最適化を検討した。 移動度向上のために結晶粒サイズを最大化す る SPC 条件を探索し、高温アニール時(400 ℃) の導電性劣化を抑制する条件とその劣化のメ カニズムについて検証したので報告する。高温 アニール時の導電性の劣化を抑えることは、半 導体デバイスにおける低抵抗電極としての応 用を実現する上で重要な課題である。

#### 2. 実験条件

ICO:H 膜は、DC スパッタ装置を使用して SiO<sub>2</sub>/Si 基板上に非加熱で堆積した。ターゲット 材には、In2O3に1 wt%の Ce を添加したものを 使用した。水素のドーピングには水素ガスを用 い、アルゴンと酸素の混合ガスを用いてスパッ タした。チャンバー内ガス圧は約2.0×10<sup>-3</sup>Torr、 バイアスは 20 W に固定した。成膜時の酸素濃 度を最適化する実験では、水素濃度を 1.5%に 固定し、酸素濃度を 0~1.0%で変化させた。SPC 処理は、RTA 装置を用いて行った。SPC のアニ ールガスおよび温度依存性の実験では、N<sub>2</sub>、水 素 3 %の Forming gas (FG)、および Dry Air の 3 種のガスを用い、170~400℃でアニール処理を 行った。電気特性は van der Pauw 法を用い、ホ ール移動度(µ)およびキャリア密度(N。)をホール 測定装置で測定した。SPC による結晶性変化と 結晶粒サイズは、走査イオン顕微鏡(SIM)で観 察した。

### 3. 結果および考察

#### 3-1.酸素濃度依存性

Fig.1 に、As depo 膜および N<sub>2</sub> 中 250 ℃でアニ ールした SPC 膜の SIM 像ならびにキャリア密 度と移動度の酸素濃度依存性を示す。膜厚は 100~120 nm である。As depo 膜の SIM 像から、 酸素濃度が0%の場合、As depoの状態で既に微 結晶が生成していることが確認された。また、 酸素濃度が増加すると、アモルファス状態の膜 が得られることから、微量な酸素の存在が、As depo 膜のアモルファス化を促進させることが わかる。キャリア密度は、酸素濃度が0%から 0.5%にかけて~4.5×10<sup>20</sup> cm<sup>-3</sup>程度であるが、酸 素濃度が 1.0 %では 1019オーダーに急激に減少 した。この減少は、酸素濃度の増加によって As depo 膜の In<sub>2</sub>O<sub>3</sub> 組成が化学量論比に近づき、ド ナーとなる酸素空孔が減少したためと考えら れる。一方、移動度は、酸素濃度が0%から0.5% に増加すると徐々に上昇し、0.5%で最大値(48 cm<sup>2</sup>/Vs)を示し、さらに 1.0%に増加するとやや 低下する傾向を示した。酸素濃度が 0 %から 0.5%において移動度が増加した主な理由は、過 剰な酸素空孔による散乱が減少したためと考 えられる[15]。一方、酸素濃度が 0.5%から 1.0%



Fig.1. (a). Dependence of carrier concentration and mobility on the oxygen ratio. (b). SIM images of as-deposited films at various oxygen ratios. (c). SIM images of SPC films at various oxygen ratios.

に増加すると移動度がやや低下したのは、過剰 酸素による散乱の増加であると推察される[15]。

次に、SPC 膜の電気特性と SIM 像の関連性に ついて検討する。キャリア密度は、すべての酸 素濃度において SPC 膜の方が As depo 膜よりあ る一定量低下していた。これは、キャリア起源 が、SPC 処理によって酸素空孔から酸素サイト への置換水素や格子間水素へと変化したこと を示唆する[12,13]。SPC 膜の移動度は、酸素濃 度を0%から増加させると急激に上昇し、0.3% で最大値(130 cm²/V s )を示した。酸素濃度を 0.3%から1.0%に増加すると著しく移動度は低 下した。SPC 後の SIM 像では、酸素濃度が 0% から 0.3%に増加すると結晶粒サイズが徐々に 拡大し、0.3%から1.0%に増加すると減少する ことが確認できる。結晶粒サイズの増減が、移 動度の主たる要因であることがわかる。以上の 結果から、結晶粒サイズと移動度が最大となる 酸素濃度が存在し、その濃度は 0.3 %であるこ とが判明した。酸素濃度が0%では、堆積時に すでに微結晶化しており、SPC 処理で結晶粒サ イズに変化は見られない。低酸素濃度では、堆 積時の微結晶化が、高酸素濃度では、酸素の過 剰な取り込みが微結晶化を促進することで、結 晶粒サイズを最大化する酸素濃度が存在する と考えられる。ちなみに、酸素濃度が1%では、 SPC 後に結晶化されているにもかかわらず、移 動度は劣化している。これは、酸素が過剰な In<sub>2</sub>O<sub>3</sub>結晶では粒内移動度がアモルファスより も低い、もしくは粒界散乱の効果が極めて大き いことを示している。

#### 3-2. アニール条件の検討

次に、SPC 膜のアニール温度と雰囲気の依存 性を検討した。Fig.2 に、N<sub>2</sub>、FG、および Dry Air でアニールした SPC 膜のキャリア密度と移動 度のアニール温度依存性、ならびに 250 ℃(Dry Air は 200 ℃)と 400 ℃で SPC 化させた ICO:H 膜の SIM 像を示す。300 ℃までのアニール領域 では、どの雰囲気においてもアニール温度上昇 とともに、キャリア密度は減少する。この変化 の主な原因は、3-1 で述べたように、結晶化にと もないキャリア起源が酸素空孔から酸素サイ トへの置換水素や格子間水素へと変化したこ とによるものと考えられる。また、Dry Air アニ ールでは、他の雰囲気と比較して雰囲気中の酸 素が酸素空孔をより多く補完するため、キャリ ア密度がより低下したと理解できる。一方、 350 ℃以上の高温アニール領域では、FG アニー ルでのキャリア密度は 1020オーダーを維持して いる。これは、雰囲気中の水素が ICO:H 膜内の 水素脱離を抑制し、キャリア密度の低下を防い だためと考えられる。一方で、Dry Air アニール ではキャリア密度が10<sup>17</sup>オーダーまで急激に減 少した。これは水素脱離に加えて、雰囲気中の 酸素が酸素空孔を補完することでキャリア密 度の減少がさらに進行したためと推測される。

移動度に関しては、その最大値は(130~132 cm<sup>2</sup>/V s と雰囲気間で明確な違いは見られなか ったが、Dry Air アニールでは、200 ℃と低温で 最大値を示し、酸素が低温結晶化を促している ことがわかる。300 ℃以上のアニール領域では キャリア密度と同様に雰囲気よって顕著な差 異が確認された。アニール温度 400 ℃では、最



Fig.2. (a). Dependence of carrier concentration and mobility on annealing temperature for each gas. (b). SIM images at the temperature of maximum mobility and at 400  $^{\circ}$ C for each gas.

大移動度からの減少率は、N<sub>2</sub>が 59%、FG が 34%、 Dry Air が 88%であり、特に FG アニールでは 他のガス種と比較して移動度劣化が最も小さ い。また、移動度が最大となるアニール温度の SIM像と400℃での SIM像を比較すると、どの ガス条件においてもアニール温度による結晶 粒サイズの明確な変化は確認されなかったこ とから、これらの違いには結晶粒サイズ以外の 別の要因があると考えられる。TCO の散乱機構 には、粒界散乱、格子振動による散乱、および イオン化不純物散乱が挙げられる。式①[10]を 用いて電子の平均自由行程を計算すると、N<sub>2</sub>ア ニールでは250℃で15.3 nm、400℃で 3.4 nm、 同じ温度条件の FG アニールではそれぞれ 15.1 nm、7.6 nm であった。

$$L_e = \frac{h}{2e} \sqrt[3]{\frac{3N_e}{\pi}} \mu_{Hall} \cdots (1)$$

一方、SIM 像から結晶粒サイズは数百 nm 程度 であり、電子の平均自由行程は結晶粒サイズよ りも1桁小さい。この結果から、粒界散乱の影 響は小さいと考えられる[10, 14]。したがって、 ICO:H 膜の散乱機構は、主に格子振動による散 乱またはイオン化不純物散乱が関与している と推測される。これらのうち、温度依存性を示 すのは格子振動による散乱である[14]。そこで、 N₂および FG アニール 250 ℃と 400 ℃条件下に おける散乱機構を評価するために、キャリア密 度と移動度の温度依存性を測定した結果を次 に示す。

#### 3-3. キャリア密度と移動度の温度依存性

Fig.3 に、アニール温度 250 ℃および 400 ℃での N<sub>2</sub>および FG アニール後のキャリア密度と移動度の温度依存性を示す。いずれの条件下でも、ICO:H 膜のキャリア密度は温度依存性が見られず、縮退半導体であることが確認された。

移動度に関して、N<sub>2</sub>および FG アニールとも に最大移動度示す 250 °C条件では、温度依存性 が一致し、温度の減少にともない移動度が増加 している。これは、ICO:H 膜内のキャリア散乱 過程において格子振動による散乱が主たる要 因であることを示唆している。一方、N<sub>2</sub>アニー ル 400 °C条件では、移動度に温度依存性が見ら れず、イオン化不純物散乱が支配的であること がわかった[14]。これに対し、FG アニール400 °C 条件では、N<sub>2</sub>および FG アニール250 °C条件よ り傾きは小さいものの、温度依存性が確認され、 格子振動による散乱が依然として現れている ことを示しており、温度依存性がない N<sub>2</sub>アニー ル 400 °C条件とは異なる。

アニール温度や400℃アニール時の雰囲気に

よる温度依存性の違いは、アニール時の ICO:H 膜内からの水素脱離に起因すると考えられる [12]。400 ℃アニール条件では、ICO:H 膜内の水 素が脱離することで酸素空孔が生成する。この 酸素空孔は二価に帯電したイオン化不純物と して働く。そのため、アニール温度が250℃から400℃に上昇すると、イオン化不純物散乱の 散乱中心が水素に起因する一価から二価の不 純物に変化し、その結果、移動度の温度依存性 が減少または消失すると理解できる。さらに、 アニール温度 400 ℃での雰囲気の違いに注目す ると、FG アニールでは水素分圧が高いため、N2 アニールと比較して水素脱離が抑制され、酸素 空孔の生成が抑えられることでイオン化不純 物散乱が低減される。その結果、FGとN2アニ ールで温度依存性に違いがみられたと推察さ れる。以上の結果から、高温アニール時におけ る移動度の劣化は、水素脱離によって不純物散 乱中心が水素由来の一価から酸素空孔由来の 二価に変化することに起因していると考えられる。したがって、移動度劣化を抑制するには、 FG アニールが効果的であることが明らかとな った。



Fig.3. Temperature dependence of carrier concentration and mobility for  $N_2$  annealing at 250 °C and 400 °C, and FG annealing at 250 °C and 400 °C.

#### 4. まとめ

スパッタ成膜時の酸素濃度最適化の実験結 果から、酸素濃度0.3%、水素濃度1.5%で堆積 した膜で、SPC後の結晶粒サイズと移動度が最 大となることがわかった。

アニール条件の検討では、移動度の最大値が ガス種に依存しないことが明らかになった。一 方、250 ℃以上のアニール領域ではガス種によ る移動度の変化が顕著に見られた。400 ℃アニ ール時は FG の移動度劣化が最小であった。そ のため、高温アニールにおける導電性劣化を抑 制するには、FG アニールが有効であることが わかる。FG アニールが有効である理由は、 ICO:H 膜内の水素脱離が抑制されることにある。 水素の脱離が抑制されることで酸素空孔の生 成が防がれ、それによりイオン化不純物散乱が 抑制される。その結果、高温アニールにおける 導電性劣化が低減されると考えられる。

以上より、高温アニール時に ICO:H 膜の導電 性劣化を抑制するためには、膜内からの水素脱 離を防ぐことが重要であることが判明した。

#### 謝辞

本研究は、JST 戦略的創造研究推進事業 先 端的カーボンニュートラル技術開発(ALCA-Next) JPMJAN23E4 の支援を受けて実施されま した。また、JSPS 科研費 JP24K17328 の助成を 受けたものです。SIM 像の撮影にあたり、ご協 力をいただきました産業技術総合研究所ナノ プロセシング施設のスタッフに深く感謝申し 上げます。さらに、本研究に際して貴重な助言 をいただきました千葉大学物質科学コースの 柯梦南助教授に、心より御礼申し上げます。

#### 参考文献

[1] W.-S. Cheong et al., Thin Solid Films, vol. 517, pp. 4094–4099, Feb. 2009.

[2] Mengwei Si et al., ACS Nano, vol. 14, pp. 11542– 11547, Aug. 2020.

[3] M. Guo et al., Advanced Electronic Materials, vol. 10, 2400145, 2024.

[4] Hiroto Ishii et al., IEEE Electron Device Letters, vol. 44, 1244-1247, July. 2023

[5] P. F. Newhouse et al., Applied Physics Letters, vol. 87, 112108, Sep. 2005.

[6] M. F. A. M. van Hest et al., Applied Physics Letters, vol. 87, 032111, Jul. 2005.

[7] T. Koida et al., Applied Physics Letters, vol. 89, 082104, Aug. 2006.

[8] C. Warmsingh et al., Journal of Applied Physics,

vol. 95, pp. 3831-3833, Apr. 2004.

[9] E. Kobayashi et al., Applied Physics Express, vol. 8, 015505, Dec. 2014.

[10] Y. Zhang et al., Vacuum, vol. 206, 111512, Sep. 2022.

[11] R. D. Shannon, Acta Crystallogr Section A, vol. 32, pp. 751–767, 1976.

[12] T. Koida et al., Journal of Applied Physics, vol. 107, 033514, Feb. 2010.

[13] T. Koida et al., Physica Status Solidi A, vol. 1700506, 2018.

[14] S. Husein et al., Journal of Applied Physics, vol. 123, 245102, Jun. 2018.

[15] D. Y. Ku et al., Thin Solid Films, vol. 515, pp. 1364–1369, May 2006.

## ダイヤモンド量子センサの可能性 Potential of diamond solid-state quantum sensors

波多野 睦子1

 1 東京科学大学 〒152-8550 東京都目黒区大岡山 2-12-1 Mutsuko Hatano<sup>1</sup>,
 *I Institute of Science Tokyo, 2-12-1 Ohkayama, Meguro, Tokyo 152-8550, Japan*

*Tel:*+81-3-5732-3999, (*e-mail:hatano.m.ea28@m.isct.ac.jp*)

### <u>Abstract</u>

Nitrogen-vacancy (NV) centers in diamond have superior physical properties, and their quantum coherence is preserved even at room temperature. To achieve an ideal quantum sensor for scalable applications, the technical challenges in the sensor materials and the quantum control techniques are developed. Moreover, sensor systems for the biological/ medical systems and battery/ power electronics are introduced.

#### I. INTRODUCTION

Diamond is an excellent host for spin-based qubits, and the spin in diamond has excellent properties. In 1997, a single NV center was found and could be manipulated; it provided an optical readout at room temperature for the first time [1]. This discovery led to the development of the field of diamond quantum technology. The NV centers have proven to be one of the most promising localized electronic structures to serve as a spin-based qubit and are promising candidates for quantum sensing[2-4].

In this talk, the technical challenges in making applications of linking the material and the quantum control techniques are discussed. For applications, sensor systems for the biological/ medical systems and battery/ power electronics are introduced.

## II. PHYSICAL PROPERTIES OF NV CENTER IN DIAMOND

The NV center consisting of a nitrogen atom and a lattice vacancy in diamond (Fig.1(a)) preserves the quantum coherence (spin coherence time,  $T_2$ , of over ms) even at room temperature under atmospheric pressure. Diamond is a wide bandgap semiconductor (5.5 eV), and the energy level of the NV center is just the mid-gap of the bandgap. The spin state of electrons localized at the NV center exhibit spin-1 triplet ground state (Fig. 1 (b)). They are sensitive to the magnetic field, electric field, strain, and temperature [5], and can be initialized and

read out optically. In conjunction with spin state manipulation using microwave radiation, optically detected magnetic resonance (ODMR) can be performed. The quantum state of the NV center can be detected by fluorescence because the quantum states 0 and  $\pm$  1 differ in the amount of red fluorescence when excited by a green light source. The energy levels of the state  $\pm$  1 split depending on the magnetic field due to the Zeeman effect, so the system is used as a highly sensitive magnetometer.

Table1 shows a comparison of the quantum magnetic sensors SQUID and Atomic Vaper cells. The sensitivity of diamond sensors should be improved, but the diamond sensor has potential. The diamond sensors can operate at a wide temperature range (several mK - 600 K) and they are superior in the dynamic range and linearity of the magnetic field. The spatial resolution is scalable from nm to mm by using single to ensemble NV centers. The diamond sensors have the unique functions of vector magnetic field imaging and multi-modality such as temperature and magnetic field. Eventually, utilizing the device technology and integrating the sensor arrays on-chip, the NV center has the miniaturization possibility.

Therefore, the diamond sensors are particularly well suited for sensing the magnetic field in biological/ medical systems and battery/ power electronics (Fig. 2). We developed the high contrast with the perfectly aligned NV centers and with precise thickness control obtained by CVD for scalable applications [6-10]. Heteroepitaxial diamond on Si substrates is a key technology from the viewpoint of scalability and Si CMOS hybrid system. 3C-SiC is used as an intermediate layer between Si and diamond films and we confirmed the aligned NV centers to the <111> direction in the grains [9,10].

## III. DIAMOND QUANTUM SENSORS AND APPLICATIONS

#### A. Millimeter-scale magnetocardiography of living rats

The most important features of diamond quantum sensors are high sensitivity at room temperature and good biocompatibility. Therefore, the diamond quantum sensor can be placed in close contact with the living body and can measure biomagnetic fields with high sensitivity. demonstrated magnetocardiography (MCG) of We living mammalian animals, rats, and the associated electric current estimation with a spatial resolution smaller than the heart's feature size [11]. The measurement system is shown in Fig. 3(a). The rats are placed on the stage. The sensor holder and microwave antenna are made thin enough so that there are no obstacles to bringing the diamond quantum sensor close to the heart surface. Diamond quantum sensors are crystals with a (111) plane and detect magnetic fields perpendicular to the crystal surface. This is the magnetic field emitted perpendicularly from the surface of the heart as shown in Fig. 3(b). The MCG can be acquired by moving the stage in two dimensions relative to the sensor.

Figure 4(a) shows an optical photograph and Figure 4(b) shows an MRI of a rat heart. The lower left is the right ventricle and the upper right is the left ventricle. Fig. 4(c)and (d) present the measured magnetic field map and Fig. 4(e)and (f) show vector plots of estimated electric current density reconstructed by the MCG. The upper panels (c), (e) and (g) show images at the R-wave peak of the heartbeat as shown in Fig. 4 (i). The lower panels (d), (f) and (h) are images 20 ms after the R-wave peak. At the timing of the R-wave peak, current density is localized near the Purkinje fiber bundle. A decrease in current density was clearly observed at 20 ms after the R-wave peak.

Moreover, by approaching the sensor close to the surface of the heart, MCG with millimeter resolution was detected. Conventional sensors typically provide a resolution of a few centimeters, which is currently limited by either the standoff distance or sensor size. High-resolution MCG may reveal the causes of arrhythmia-induced rotational waves, for example, and the mechanism of ventricular fibrillation noninvasively. Therefore, it is expected that advanced contactless diagnostics, which are not possible with ECG, will become possible. By further improving the sensitivity one may be able to detect the brain monitoring. We are developing magnetometers for biomagnetic sensing with high sensitivity currently up to  $pT/\sqrt{Hz}$  [12].

#### *B. High-precision simultaneous monitoring of current and temperature of electric vehicle batteries*

Other features of the diamond quantum sensor are the wide dynamic range due to its saturation-free and hysteresis-free property and the multi-modal capability to detect the magnetic field and the temperature at the same time. Vehicular battery monitor was developed based on these features. The state of charge of the EV battery needs to be monitored by integrating the charge/discharge current. Remaining cruising mileage can be estimated exactly by measuring the current with the accuracy of about 10 mA while accepting the maximum amplitude of several hundred amperes. Furthermore, EV batteries require exact temperature control in the environment from -40 to +85 °C. Our battery monitor is shown in Fig.5. The diamond quantum sensor is the 2x2x1mm<sup>3</sup> diamond crystal adhered on the top of the multi-mode fiber [13-15]. Two sensors are attached on both sides of the busbar connecting the EV battery module and the motor engine. The technical issue of the battery monitor is 10 mA detection in the large noise in the automobile environment and tracing large current stably while keeping the accuracy. The differential detection by the two sensors shown in Fig.5(b) eliminated the external noise as common mode. As shown in Fig.5(d), a pair of microwave generators generate a pair of resonance frequencies for each sensor. To match the microwave frequency with the resonance frequency, the fluorescence intensity detected by the photodiode is fed back to the microwave oscillator by the integral circuit. The magnetic field and temperature can be measured as the difference and average of these two microwave frequencies. The noise spectra of the magnetic field and temperature at one sensor are shown in Fig.5(e). Both the magnetic field and temperature have a bandwidth of 1 kHz, effective to trace the rapid current and temperature changes during rapid acceleration, deceleration, and fast charging. Analog feedback by the integrated circuit is stable only within a few MHz around the resonance frequency. When the resonance frequency fluctuates greatly by several hundred MHz due to high current, the center frequency of the microwave oscillator is digitally corrected intermittently so that the integrated circuit output does not exceed a certain limit. As shown in Fig.5(f), this allows 10 mA to be detected and  $\pm 1000$ A to be measured.

#### C. Internal electric-field sensing in power devices

To achieve reliable low-loss and high breakdown field power devices, it is essential to monitor the internal electric-field in operation. However, techniques based on scanning probe microscopy are limited to sensing at the surface only. We demonstrated the direct sensing of the internal electric field in diamond power devices using a single NV center [16]. The NV center embedded inside the device acts as a nanoscale electric field sensor. We fabricated vertical diamond p-i-n diodes containing the single NV centers (Fig.6 (a)). By performing ODMR under reverse-biased conditions with an applied voltage of up to 150 V, we found a large splitting in the magnetic resonance frequencies (Fig.6 (b)). This indicated that the NV center senses the transverse electric field in the space-charge region formed in the i-layer. The experimentally obtained electric field values are in good agreement with those calculated by a device simulator((Fig.6 (c)). Moreover, we measured the vector electric field in different directions by utilizing NV centers with different N-V axes [17]. This quantum sensor using an electron spin in a wide-band-gap material provides a way to monitor not only the electric field but local temperature and current in operating semiconductor devices.

#### **IV. CONCLUSION**

The technical challenges in making applications of linking the material and the quantum control technology were developed. Millimeter-scale MCG of living rats, high-precision simultaneous monitoring of current and temperature of electric vehicle batteries, and detection of internal electric-field sensing in power devices were demonstrated. By further improving the sensitivity one may be able to detect the brain monitoring.

#### ACKNOWLEDGMENTS

This study was supported by MEXT QLEAP Grant Number JPMXS0118067395. The author would like to thank T. Iwasaki, M. Sekino, T. Sakai, A. Kuwahata, K. Arai, Y. Hatano, D. Nishitani, Lab and Q-LEAP members for their contributions and helpful discussions.

#### REFERENCES

- [1] A. Gruber, J. Wrachtrup, et al., Science 276, 2012 (1997).
- [2] F. Jelezko, J. Wrachtrup et al., Phys. Rev. Lett. 92, 076401 (2004).
- [3] J. Maze, A. Yacoby, R. Walsworth, M. Lukin et al., Nature 455, 644 (2008)
- [4] D Le Sage, K. Arai, A.Yacoby, R.Walsworth et al., Nature 496, 486 (2013).
  [5] L. Doherty, J. Wrachtrup, L. Hollenberg et al., Phys. Rep. 528, 1 (2013).
- [6] H. Ozawa T. Iwasaki, M. Hatano et al., APEX 10, 045501 (2017).
- [7] H. Ishiwata, M. Hatano, Appl. Phys. Lett. 111, 043103 (2017).
- [8] T. Tsuji, M. Hatano et al., Diamond & Related Materials 123, 108840
- [0] 1. Touji, M. Huano et al., Diamond & Renated Materials 125, 100010 (2022).
- [9] T. Suto, M. Hatano et al., Appl. Phys. Lett., 110, 062102 (2017).
- [10] J. Yaita, T. Iwasaki et al., Applied Physics Express 11,045501 (2018)
- [11] K. Arai, A. Kuwahata, D. Nishitani M. Hatano, T. Iwasaki et al., Commun Phys, vol. 5, 200(2022) ,.
- [12] N. Sekiguchi et al., Physical Review Applied 21, 064010 (2024).
- [13] Y. Hatano et al., Appl. Phys. Lett., 118, 034001 (2021).
- [14] Y. Hatano et al., Scientific Reports 12, 13991 (2022).
- [15] Y. Hatanoo et al., Phil. Trans. R. Soc. A.382, 20220312(2023).
- [16] T. Iwasaki, M. Hatano et al., ACS Nano, 11, 1238 (2017).
- [17] B. Yang, A. Yacoby, M. Hatano, T. Iwasaki et al., Physical Review Applied 14,044049 (2020).



- Fig. 1. Overviews of the NV center quantum system:
  - (a) Schematic of the NV center in diamond.
  - (b) Energy diagram of the NV center. The energy level of magnetic sublevels  $m_s = \pm 1$  shift proportional to magnetic field.



Fig.2. Potential on the scalable application of diamond quantum sensors and CVD technologies.

Quantum sensor	Diamond (NV centers)	SQUID (Superconductor)	Atomic Vapor cell
Sensitivity (Hz <sup>-1/2</sup> )	<ul> <li>~ pT→ fT</li> <li>Wide dynamic range</li> <li>Good linearity</li> </ul>	≈ fT	< fT SERF regime
Spatial resolution	Atomic to macro Scalability	>10µm	~ mm
Temp. Environment	RT (mK-600K) in the atmosphere, liquid Robustness	LT	> RT
Vector imaging	O (the distinctive advantage)	-	Δ
Multimodalities		-	-
Miniaturization	On-chip integration	-	0







Fig.4 Rat MCG imaging results. (a) Optical image and (b) Magnetic resonance image of the rat's heart.

(c) Measured magnetic field map at the R-wave peak (d) 20ms after the R-wave peak.

(e), (f) Vector plots of estimated electric current density (c), (d). (g), (h) Normal component of the electric current density vector with respect to the linocuts. (i) Illustration of the timing of the R-wave peak of the heartbeat.

Table 1 Comparison of quantum magnetic sensors.



Fig.5 Prototype busbar current differential detection system. (a)  $2 \times 2 \times 1 \text{ mm}^3$  diamond sensor adhered to the fiber top.

(b) Two sensors placed on both sides of the busbar. (c) Sensors and busbar placed between a pair of magnets.

(d) Block diagram of the current measurement system. (e) Noise spectrum of the detected magnetic field and the temperature.

(f) Detected magnetic field as the resonance frequency difference by the differential detection system when input busbar current is provided as  $100 \text{ mA} \sim 1 \text{ mA}$  pulse train (on the left) and  $\pm 1000 \text{ A}$  triangular waveform (on the right).



Fig.6. Internal electric-field sensing in devices using single NV center: (a) Diamond device structure (p-i-n diode) and measurement setup. Insert; Top-view confocal fluorescence microscope image of single NV center.

(b) ODMR spectra of the single NV center under reverse-biased conditions up to 150 V. The red lines denote fitting.

(c) Transverse electric field measured with the NV center and simulated results. Insert; Simulation of the transverse electric-field at 150 V.

## ノイズ耐性を向上する Concatenated Continuous Driving を用いた シリコン量子ビット操作技術

## Silicon Spin-qubit Manipulation using Concatenated Continuous Driving for Enhancing Noise Tolerance

久野拓馬<sup>1,2</sup>、宇津木健<sup>1</sup>、李憲之<sup>1</sup>、峰利之<sup>1</sup>、柳至<sup>1</sup>、村岡諭<sup>1</sup>、溝口来成<sup>2</sup>、米田淳<sup>3</sup>、小寺哲夫<sup>2</sup> 中島峻<sup>4</sup>、Andrew J. Ramsay<sup>5</sup>、Normann Mertig<sup>5</sup>、斎藤慎一<sup>1</sup>、久本大<sup>1</sup>、土屋龍太<sup>1</sup>、水野弘之<sup>1</sup>

株式会社日立製作所 研究開発グループ 〒185-8601 東京都国分寺市東恋ヶ窪 1-280
 2 東京科学大学 〒152-8552 東京都目黒区大岡山 2-12-1
 3 東京大学 〒277-8561 千葉県柏市柏の葉 5-1-5
 4 理化学研究所 創発物性科学研究センター 〒351-0198 埼玉県和光市広沢 2-1
 5 日立ヨーロッパ株式会社 日立ケンブリッジ研究所

Takuma Kuno<sup>1,2</sup>, Takeru Utsugi<sup>1</sup>, Noriyuki Lee<sup>1</sup>, Toshiyuki Mine<sup>1</sup>, Itaru Yanagi<sup>1</sup>, Satoshi Muraoka<sup>1</sup>,
Raisei Mizokuchi<sup>2</sup>, Jun Yoneda<sup>2</sup>, Tetsuo Kodera<sup>2</sup>, Takashi Nakajima<sup>3</sup>, Andrew J. Ramsay<sup>4</sup>, Normann Mertig<sup>4</sup>,
Shinichi Saito<sup>1</sup>, Digh Hisamoto<sup>1</sup>, Ryuta Tsuchiya<sup>1</sup>, and Hiroyuki Mizuno<sup>1</sup> *1 R & D Group, Hitachi, Ltd., Kokubunji, Tokyo, Japan. 2 Department of Electrical and Electronic Engineering, Institute of Science Tokyo, Japan. 3 Department of Advanced Materials Science, University of Tokyo, Japan. 4 Center for Emergent Matter Science, RIKEN, Wako, Saitama, Japan. 5 Hitachi Cambridge Laboratory, Cambridge, United Kingdom. Tel:+ 81-80-2097-8596 (e-mail:takuma.kuno.pg@hitachi.com)*

#### <u>Abstract</u>

Large-scale integration of qubits is essential to realize practical quantum computers. Silicon-based qubits are considered to be one of the promising quantum computer platforms because of their scalability based on the well-established semiconductor technology. The coherence time of qubits, which is the retention time of quantum information, must be sufficiently long to perform quantum computation. However, silicon qubits may suffer from reduced coherence times due to various noises in solids, such as magnetic noise and charge noise. Here, we perform spin manipulation and evaluate the coherence time of a Si-MOS spin qubit. Furthermore, we demonstrate concatenated continuous driving, which enables extending the coherence time of qubits. We achieve an extension of the coherence time of Rabi oscillation from 1.2  $\mu$ s to over 200  $\mu$ s. This result shows a robust qubit against noisy environments, including nuclear spins of <sup>29</sup>Si in natural silicon, which is essential for realizing practical quantum computers.

#### 1. はじめに

実用的な量子コンピュータの実現に向けて 量子ビットの大規模集積化が不可欠である[1]。 シリコン量子ビットは,半導体微細加工技術に 基づくスケーラビリティを有し、量子コンピュ ータの有望なハードの一つであると考えられ ている[2,3]。一方量子計算を行うためには、量 子情報保持時間である量子ビットのコヒーレ ンス時間が十分に長い必要がある。しかしシリ コン量子ビットは、シリコン固体中の磁気的雑 音(Fig. 1)や電荷雑音などの様々なノイズの影 響により、コヒーレンス時間が短くなるという 課題がある[4,5]。本研究では、初めに Si-MOS 型の量子ドットアレイ構造において実証した スピン量子ビット操作を紹介する。電子スピン 共鳴 (ESR) を用いてスピン量子ビットを制御し、 スピン量子ビットの特性を評価した。さらに、 スピン量子ビットのコヒーレンスを保護する ために、Concatenated Continuous Driving (CCD) スピン操作を実装した。CCD スピン操作は これまでに NV 中心[6]や六方晶窒化ホウ素[7] を用いた量子ビットで報告されており、外界か らのノイズを削減し、コヒーレンス時間の延伸 が確認されている。ここでは、シリコン量子ビ ットデバイスで初めて成功した CCD スピン操作 の実験結果を紹介する。本手法によりラビ振動 時のコヒーレンス時間を 1.2 µs から 200 µs 以 上まで延伸できることを確認した。天然シリコ ン中<sup>29</sup>Siの核スピン下の磁気的雑音が大きな環 境でもコヒーレンス延伸(量子ビット寿命延長)

Si wafer	28Si, <sup>30</sup> Si /=0 29Si /=1/2 Natural Si contains 4.7 % <sup>29</sup> Si
<sup>29</sup> Si	Hamiltonian of hyperfine interactions $H_{\rm HF} = \sum_{k=1}^{N} A_k I_k \cdot S$
electron Spin-qubit	$\kappa$ electron spin nuclear spin

Nuclear spins

Fig. 1 Nuclear spins of <sup>29</sup>Si in natural silicon.

効果を発揮するため、将来的な量子計算時のコ ヒーレンス保護に有用であると考えられる。

### 2. 量子ドットアレイデバイス



## Fig. 2 SEM image of Si-MOS quantum dot array and device parameters.

Figure 2 に 本研究で用いた Si-MOS 構造 量子ドットアレイの SEM 像を示す。STI (Shallow trench isolation) プロセスを用い てシリコンチャネルを形成した。チャネルには 天然シリコンを用いており、n型のソース(S)、 ドレイン (D)、リザーバー (R) の3端子のT字 型構造となっている。シリコンチャネルの上に は、第1ゲート (FG)、第2ゲート (SG)、第3 ゲート (TG) の3層の poly-Si ゲートが形成さ れている。SG は FG を用いた自己整合プロセス により、TG は SG を用いた自己整合プロセスに よりそれぞれ形成する。量子ドットアレイの上 にはアルミニウムのマイクロストリップライ ンを設置した。マイクロストリップラインに交 流電流を流すことでマイクロ波を発生させ、ス ピン量子ビット操作を行う。デバイスは希釈冷 凍機を用いて冷却し、ベース温度約10 mKの下 実験を行った(Fig.3)。



Fig. 3 Experimental overview.

#### 3. スピン量子ビット制御とその特性

スピンの操作には電子スピン共鳴 (Electron Spin Resonance:ESR)を用いた。こ れは強い静磁場(z 方向とする)をかけて歳差 運動させたスピンに対し、共鳴する周波数のマ イクロ波(z軸に直交する交流磁場)を印加す ることでラビ振動を起こす方式である。マイク ロ波の照射時間、(スピン歳差運動との相対)位 相を制御することで,任意の方向にスピンを操 作する。マイクロ波の照射時間を変えてスピン 反転確率を取得した結果を Fig.4 に示す。マイ クロ波の照射時間に依存してスピン反転確率 が振動していることが分かる (ラビ振動)。後述 するようにノイズの影響により、振幅が減衰し ていく。本結果からラビ振動数 940 kHz、ラビ 振動時のコヒーレンス時間 $T_2^{\text{Rabi}} = 1.2$  us とい う値が得られた。



Fig. 4 Schematic of microstrip line and QD array and exprimental result of Rabi oscillations.

本スピン量子ビットのコヒーレンス時間の 評価を行った。量子ビットのコヒーレンスは複 数の緩和時間を用いて特徴づけられる。エネル ギー緩和を伴うスピン反転を記述する時間は スピン緩和時間 *T*<sub>1</sub>と呼ばれる。本スピン量子ビ ットのスピン緩和時間 *T*<sub>1</sub>を評価したところ 7.7s と、典型的な量子計算時間よりも十分長い 結果が得られた(Fig.5)。



Fig. 5 Spin relaxation time experiment. Spin up fraction versus wait time before the spin readout.



Fig. 6 Pulse sequence of Ramsey experiment and measurement result.

一方スピン量子ビットではT<sub>1</sub>よりも位相緩 和時間 T<sup>\*</sup>が短いことが知られている[8]。位相 緩和時間T2をラムゼー干渉法を用いて評価し た(Fig. 6)。得られた位相緩和時間T2は120 ns であり、T<sub>1</sub>時間と比較して非常に短い。位相緩 和を生じさせる主要因に磁気的雑音があげら れる。固体中スピン量子ビットにおいて支配的 な磁気的雑音は原子のもつ核スピンである[4]。 実験で用いたデバイスの天然シリコンは3種類 の安定同位体(<sup>28</sup>Si, <sup>29</sup>Si, <sup>30</sup>Si)で構成され、 そのうち天然存在比 4.7%の同位体 <sup>29</sup>Si が核ス ピン1/2持つ。この核スピンが電子スピンと超 微細相互作用するため、T2が非常に短くなる。 このような磁気的雑音や電荷雑音の一部はス ピンエコー法により取り除くことができ、位相 緩和時間を延伸することができる。スピンエコ ー法により得られる位相緩和時間は、T2と区別 して T<sup>echo</sup>と呼ばれる。本スピン量子ビットに スピンエコー法を適用した結果をFig.7に示す。 スピンエコー法により、T<sup>echo</sup> は 239 µs まで延 長することが確認できた。この結果はこれまで 報告されてきた天然シリコン中の量子ビット の中で比較的長い値であり[8]、スピンエコー 法でキャンセルできない高周波ノイズが比較 的小さいことを示唆している。



Fig. 7 Pulse sequence of spin echo experiment and measurement result.

## 4. Concatenated Continuous Driving によるスピン量子ビットの寿命延伸技術

前章で述べたように、スピンエコー法を用い て位相緩和時間T<sup>echo</sup>は 239 µs まで延伸できる ことを確認した。しかし、スピンエコー法では、 ゲート動作中(スピン操作中)に量子ビットの コヒーレンスを保護できない。そのため、しば しばT<sup>echo</sup>は量子メモリ時間とも呼ばれる。これ に対し、CCD スピン操作はコヒーレンスを保護 しながらゲート動作が可能であることが知ら れている[6,7]。本研究ではシリコン量子ドッ トにおいて初めて CCD スピン操作を実証し、そ の効果を確認した。CCD スピン操作は、マイク ロ波の位相を変調することで実装した。位相変 調したマイクロ波の磁場成分は次のように書 ける。

$$\mathbf{A} = \Omega \cos(\omega t + \phi - \frac{2\varepsilon}{\Omega} \sin(\omega_{\rm m} t))$$

ここで、ωはマイクロ波の角周波数、Ωはスピン量 子ビットのラビ角周波数、εは位相変調振幅、ωm は位相変調角周波数である。位相変調角周波数



Fig. 8 Comparison of Rabi oscillations with and without CCD spin control. The coherence time of  $T_2^{\text{Rabi}}$  is over 200 µs despite the presence of nuclear spin noise from <sup>29</sup>Si isotopes in natural silicon.

 $\omega_{\rm m}$ をラビ角周波数 $\Omega$ に一致させることでコヒーレンスを保護することができる。Fig.8は、CCDスピン操作よるコヒーレンス保護の有無を比較したラビ振動の実験結果である。CCDスピン操作を適用することで通常のラビ振動の減衰時間 $T_2^{\rm Rabi} = 1.2 \ \mu s$ から100倍以上延伸した211  $\mu s$ のコヒーレンス時間が得られた。

#### 4. まとめ

我々は Si-MOS 型の量子ドットアレイを試作 し、ESR を用いたスピン量子ビットの操作を実 証した。さらに CCD スピン操作を用いることで、 天然シリコン中の<sup>29</sup>Si による核スピンノイズの 存在下でもコヒーレンス時間を 200μs 以上に 延伸できることを確認した。この結果は、天然 シリコンで実用的な量子コンピュータを実現 する際に有用と考えられる、操作によるスピン 量子ビットのロバスト化を実証するものであ る。今後、CCD スピン操作時のゲート忠実度の 評価や2量子ビット操作の実証を行う予定であ る。

#### 謝辞

本研究の一部は、JST ムーンショット型研究開 発事業(グラント番号 JPMJMS2065)の支援を受 けたものです。

#### 参考文献

- [1] D. P. DiVincenzo, Fortschr. Phys. 48, 771 (2000).
- [2] A. M. J. Zwerver et al., Nat. Electron. 5, 184 (2022).
- [3] N. Lee et al., Jpn. J. Appl. Phys. 61, SC1040 (2022).
- [4] A. V. Khaetskii *et al.*, Phys. Rev. Lett. **88**, 186802 (2002).
- [5] J. Yoneda, et al., Nat. Nanotechnol. 13, 102 (2018).
- [6] G. Wang et al., New J. Phys. 22, 123045 (2020).
- [7] A. J. Ramsay et al., Nat. Commun. 14, 461 (2023).
- [8] P. Stano and D. Loss, Nat. Rev. Phys. 4, 672 (2022).

## 第一原理計算を用いた 4H-SiC 中の基底面転位 (BPD) 拡張メカニズムの解明

Understanding the microscopic mechanism of basal plane dislocation (BPD) expansion in 4H-SiC through first-principles calculations

佐野 雅季<sup>1</sup>,小島 淳<sup>2</sup>,恩田 正一<sup>2</sup>,依田 孝<sup>3</sup>,大場 隆之<sup>3</sup>,押山 淳<sup>2</sup>,白石 賢二<sup>1,2</sup>
 <sup>1</sup>名古屋大学大学院 工学研究科 〒466-8603 愛知県名古屋市千種区不老町
 <sup>2</sup>名古屋大学 未来材料・システム研究所 〒464-8601 愛知県名古屋市千種区不老町
 <sup>3</sup>東京科学大学 WOW Alliance 〒226-8503 神奈川県横浜市緑区長津田町 4259

Masaki Sano<sup>1</sup>, Jun Kojima<sup>2</sup>, Shoichi Onda<sup>2</sup>, Takashi Yoda<sup>3</sup>, Takayuki Ohba<sup>3</sup>, Jun Oshiyam<sup>2</sup> and Kenji Shiraishi<sup>1,2</sup>

<sup>1</sup> Graduate School of Engineering, Nagoya University, Nagoya, Aichi 464-8603, Japan
 <sup>2</sup> Institute of Materials and Systems for Sustainability, Nagoya University, Nagoya, Aichi, 464-8601, Japan.
 <sup>3</sup> WOW Alliance, Institute of Science Tokyo, 4259 Nagatsuta, Midori-ku, Yokohama, 226-8503, Japan
 \*E-mail: <u>sano.masaki.k7@s.mail.nagoya-u.ac.jp</u>

#### **Abstract**

Stacking faults (SFs) originating from basal plane dislocations (BPDs) which are formed during fabrication process, expand under forward voltage. This expansion leads to a significant drop in forward voltage, a phenomenon known as bipolar degradation. Therefore, reducing the BPDs density and suppressing SFs expansion are crucial technical challenges in developing high reliability SiC devices. However, the microscopic mechanism of the expansion of BPDs are not fully understood yet. This lack of understanding makes it difficult to propose effective methods to suppress BPDs expansion. Therefore, we theoretically investigated the microscopic mechanisms of BPDs expansion using first-principles calculations based on the density-functional theory (DFT) and clarified the reaction pathway of the BPDs expansion decreases compared with neutral state. Furthermore, by calculating the formation energy and comparing the reaction pathways under different charge states, we revealed that carrier recombination changes the charge state of the reaction pathway during the progression of expansion, enabling BPDs to expand along a pathway with lower activation energy.

#### 1. <u>背景・研究目的</u>

SiC (Silicon Carbide)は、その優れた特性から Si (Silicon) に代わる半導体材料として注目を集め ている物質の一つである [1]。SiC を用いてデバイ スを作製することで、Si デバイスでは実現し得な かった高速動作・高温動作・高耐圧なデバイスが 実現可能となる。特に SiC は高耐圧/大電流向けの デバイス利用が期待されており、一部は製品化や 実用化が進んでいる。しかし、SiC デバイスは製 造過程において様々な技術的課題を抱えており、 その一つが高品質化である。その中でも特に、僅 かな結晶成長条件の違いによって生じる結晶欠 陥が SiC デバイスの特性を著しく低下させている。 そのため SiC 単結晶中における結晶欠陥の低減が 重要な技術的課題となっている。

SiC に発生する主要な結晶欠陥の一つとして基 底面転位 (Basal Plane Dislocation: BPD)が挙げら れる。BPD はバーガースベクトル $b_{BPD} = a/3$ [1120]を有する SiC の基底面内に存在する転位 である。基板に発生した BPD の大半は SiC のエ ピタキシャル成長時に基板/エピ膜の界面で貫通 刃状転位 (Threading Edge Dislocation: TED)に変換 される。しかし、一部の BPD は基板からエピ膜へ と伝播し、僅かなエネルギーで2本の部分転位と その間に積層欠陥を伴う拡張転位に分解される。 さらに BPD の分解により形成された積層欠陥は 通電により拡張し、オン動作時の電気抵抗を増大 させるバイポーラ劣化現象を引き起こすことが 報告されている[2]。以上の背景から、SiC デバイ スにおいて積層欠陥の拡張を抑制することは大 変重要な技術的課題であり、関連する研究が精力 的に進められてきた。

BPD に由来する積層欠陥は REDG (Recombination Enhancement Dislocation Glide) 効

果と呼ばれる再結合により発生したエネルギー を駆動力として拡張すると報告されている[3]。そ の観点から、再結合を促進させるバッファ層をデ バイスに形成することで BPD に到達する正孔密 度を減らし、積層欠陥の拡張の抑制が確認された 研究成果が報告されている[4]。また、電流密度や 温度に応じた BPD の拡張・収縮の振る舞いを実 験的に評価した研究成果も報告されており、BPD の拡張において BPD に到達する過剰キャリア密 度が重要な指標であることが報告されている[5, 6]。以上のように積層欠陥の拡張に関する研究は 複数行われてきたものの、未だその微視的な拡張 メカニズムは十分に明らかになっていない。微視 的な拡張メカニズムの解明は、積層欠陥の拡張を 抑制するうえで大変重要な知見である。したがっ て本研究では、密度汎関数理論(DFT)に基づく第 一原理計算を用いることで積層欠陥の微視的な 拡張メカニズムを明らかにすることを目的とし て研究を行った。

## 2. 計算モデル・計算手法

#### 2.1 <u>計算手法・計算条件</u>

本研究では、密度汎関数理論に基づく第一原理 計 算 コード VASP (Vienna Ab-initio Program Package)[7]を使用した。原子核および内殻電子の ポテンシャルには、Projector Augmented Wave (PAW) ポテンシャル[8]を使用し、平面波基底のカ ットオフエネルギーは 500eV に設定した。また、 構造最適化計算、NEB 計算、電子状態の計算にお ける交換相関汎関数は、全て GGA-PBE 汎関数を 採用している[9]。加えて構造最適化計算において は、全ての原子に働く力の大きさが 0.05eV/Å以下 になるまで行われた。さらに、NEB 法を用いるこ とで拡張過程における反応経路とエネルギープ ロファイルを計算した。計算に用いた 4H-SiC ユ ニットセルの格子定数a, b, cは、a = b = 3.069Å, c = 10.133Åである。ブリルアンゾーン内の k 点 サンプリングには、構造最適化や NEB 計算にお いて1×1×1の、電子状態の計算において2×2× 1の  $\Gamma$  centered Monkhorst-Pack grid を使用した。

#### 2.2 計算モデル

本研究では BPD の微視的な拡張メカニズムを 解析するために、積層欠陥の拡張前後を表現した 計算モデルを作製した。BPD はバーガースベクト ル $b_{BPD} = a/3[11\overline{2}0]$ を有し、分解により2本の部 分転位( $b_1 = a/3[10\overline{1}0]$ と $b_2 = a/3[01\overline{1}0]$ )に分解 される。この分解によりFig.1(a)のように基底面 内に2本の部分転位とその間に積層欠陥を伴う転 位構造が形成される。本研究では転位線  $\xi$  が [11 $\overline{2}0$ ]方向であり、各部分転位と転位線  $\xi$  が30°の 角度を成す、30°Si core と30°C core によって構成 された BPD を対象とし、対象とした BPD 構造の 研究結果[10]に基づいて微視的な拡張メカニズム を考案した。



Fig. 1. Schematic illustrations of stacking faults (SFs) expansion from BPD in (a) 2D and (b) 3D views. The red solid line shows the BPD propagating from the substrate to the epilayer. The orange region indicates the expanded SFs, with dotted red lines and the solid black line representing the Si core, and the C core, respectively. Upon closer examination, as shown in (a), the BPD forms two partial dislocations enclosing a SFs.

計算モデルには積層欠陥の拡張前後のエネル ギー差を適切に表現するために、Si原子が512個、 C原子が512個、H原子が128個の計1052原子 からなる4H-SiCスラブモデルを用いた。そして 計算モデルに対して、b1とb2の2つ部分転位に沿 ってすべりを加えたうえで構造最適化計算を実 行することで、積層欠陥の拡張前後の計算モデル をそれぞれ作製した。

Fig. 2 と Fig. 3 に構造最適化計算により作製し た計算モデルの構造と考案した積層欠陥の微視 的な拡張メカニズムの仮説を示している。Fig. 2(a) と(b)に示すように BPD は Si-Si 結合と C-C 結合 が転位線方向に連なる Si core、C core の 2 種類の 部分転位とその間に積層欠陥を伴う転位構造を 形成する。積層欠陥が拡張する際は部分転位のす べり運動によって拡張が進行し、特に Si core のす べり運動が支配的であると考察されている[11]。 さらに、エピタキシャル成長といった熱的な過程 により、部分転位は整然と並ぶのではなく、キン



Fig. 2. Atomic configuration of BPD from (a) Side view and (b) Top view. The triangles indicate the stacking sequences, with the BPD formed at the boundary between the black and red triangles. Blue and brown balls represent Si and C atoms in 4H-SiC, respectively. Red, orange and yellow balls represent Si core, SFs, and C core atoms, respectively.



Fig. 3. Schematic diagram of the hypothesized microscopic expansion mechanism of BPD. (a) represents the ideal BPD structure. (b) indicates the BPD structure where a kink structure nucleated in the Si core. (c) illustrates the migration of the kink structure due to the movement of Si core.

ク構造が部分転位に形成されると考察されている[12]。そのため、本研究ではFig.3(b)と(c)に示すように、部分転位のうちSicore側で形成されたキンク構造がマイグレーションすることで積層欠陥が拡張する過程を解析した。

Fig. 4 に作製したキンク構造のマイグレーショ ンによる原子配列の変化と、計算結果に基づいて 考案した拡張サイクルを示している。解析の結果、 BPD のキンク構造には安定な構造(A)と準安定な 構造(B)の2種類の構造が存在し、これらの構造 間を繰り返し遷移しながら積層欠陥が拡張して くことが判明した。Fig.4 に示したように BPD に キンク構造が形成されると特徴的な構造が2つ現 れる。一つ目は、キンク構造の形成に伴い拡張し た積層欠陥に対応する Si 原子と通常の 4H-SiC の Si 原子による Si-Si 結合である。安定構造(A)では、 キンク構造の両端においてこれらの結合が形成 され、一方のキンク構造では Si 原子が 5 配位のよ うな構造をとる。二つ目は、準安定構造(B)で見ら れる Si core が[1120]方向に並列に形成された Si core dimer 構造(赤丸)である。これらの特徴的なキ ンク構造の一方が見かけ上[1120]方向にマイグレ ーションすることで、準安定な構造(B)を経て積層 [0001]



Fig. 4. Top view of atomic configurations of the BPD structure with a kink structure nucleated in the Si core, obtained by optimization calculations. The kink structure is classified into stable structure (A) and meta-stable structure (B).

欠陥が拡張する様子が確認できる。したがって安定な構造(A)と準安定な構造(B)を繰り返し遷移しながら積層欠陥が拡張する過程が考えられ、構造(A)と(B)間の拡張過程の反応経路と活性化エネルギーを解析した。

#### 2.3 形成エネルギーの計算

得られた荷電状態の異なる2つの反応経路を比 較するために、以下の式①で定義される形成エネ ルギーを計算した[13]。

 $E^{f} = E_{defect}(q) - E_{defect}(0)$ 

 $+ q(E_F + E_{VBM}) + E_{corr} \cdots$ 

 $E_{defect}(q)$ は荷電状態qの欠陥を含む系の SCPC を 用いて計算したスーパーセルの全エネルギー、  $E_{defect}(0)$ は中性状態における欠陥を含む系の算 出したスーパーセルの全エネルギーである。そし て $E_F + E_{VBM}$ は系の価電子帯上端を基準としたフ ェルミ準位、 $E_{corr}$ は FNV 補正によって算出され た補正エネルギー値である。この際フェルミ準位  $E_F$ は 4H-SiC のバンドギャップの範囲内で形成エ ネルギーの計算を行った。

#### 3. <u>計算結果・考察</u>

#### 3.1 中性状態における反応経路解析

最初に作製した積層欠陥の拡張前後の構造を 用いて、中性状態における拡張過程の反応経路と 活性化エネルギーを解析した。Fig. 5 に反応経路 のエネルギープロファイルと拡張に伴う基底面 転位形成層の原子配列の変化を示している。構造 (A)から構造(B)への変化ではキンク構造近傍の C 原子が-b<sub>1</sub>方向、Si 原子がb<sub>1</sub>方向に滑ることで原 子配列が変化し Si core dimer 構造が形成されてい ることが明らかとなった。この構造変化の活性化 エネルギーは 2.18eV であった。また構造(B)から 構造(A)への変化においても、Si core dimer 構造を 構成する C 原子、Si 原子が同様の方向に滑ること で原子配列が変化し、Si-Si 結合のキンク構造が形 成されることが判明した。この変化の活性化エネ ルギーは 1.83eV と、構造(B)と構造(A)の系の全エ ネルギーの差からより低い値が算出された。しか し先行研究では BPD の拡張速度が速く、活性化 エネルギーが 0.0001eV 以下や 0.27eV といった微 小な値が報告されている [6,14]。以上の結果より、 我々は中性状態では活性化障壁を超えて拡張は 進行しないと結論付けた。

#### 3.2 電荷正状態における反応経路解析

次に、電荷正状態(q = +2)における拡張過程の 反応経路を解析した。まず始めに、積層欠陥の拡 張前後の構造を電荷正状態で構造最適化計算を 行うことで安定構造を探索した。その結果、電荷 正状態では、キンク構造付近の Si-Si 結合が切断 され、Si ダングリングボンドが形成される構造変 化が確認され、構造(A')、(B1')、(B2')という3つ の安定構造が得られた。この変化は、Si-Si 結合に 由来する欠陥準位が価電子帯近傍のギャップ中 に誘起され、正孔を捕獲したためだと考えられる。 ゆえに Fig.6 に示すように、電荷正状態では Si-Si



Fig. 5. Energy profile along the SFs expansion reaction pathway from (A) to (B) and (B) to (A) calculated by neutral charge state. The label (TS) represents the transition state in each pathway. The figures show a part of the atomic configuration for each structure labeled in the profile. The green circle highlights the main displaced atoms, and the green arrows represent the displacement direction parallel to the  $b_1$  direction.

結合が切断された状態で拡張が進行している。構 造(A')⇒(B1')や構造(B2')⇒構造(A')の変化では、 キンク構造近傍のC原子が-b1方向にすべること で拡張が進行している。この状態では、Si-Si 結合 が切断されているため、C原子のすべりが支配的 となっている。そして構造(B1')⇒構造(B2')の変化 では、Si core dimer 構造内で切断された Si-Si 結合 が入れ替わる変化が確認された。算出された活性 化エネルギーは 0.65eV と低く、中性状態よりも拡 張が進行しやすいことが明らかとなった。この結 果より、拡張の進行が主に電荷正状態で生じると 我々は結論付けた。実際に積層欠陥の拡張は電流 印加時やUV 照射時といった非平衡条件下におい て頻繁に報告されている[5,6]。しかし電荷正状態 の結果だけでは BPD の拡張速度の大きさと対応 しない点や、REDG 効果と積層欠陥の拡張の関連 性が不明なため、最後に得られた二つの異なる荷 電状態の反応経路を比較した。

#### 3.3 REDG 効果を考慮した拡張メカニズム

最後に、REDG 効果が積層欠陥の拡張に及ぼす 影響を解析するため、得られた 2 つの反応経路を 比較した。Fig. 7 は得られた 2 種類の反応経路を フェルミエネルギー $E_F = 0.0$ eVと定義して比較し た結果である。Fig. 7 の結果より構造(A') および 構造(Bl') 付近で中性状態と電荷正状態の相対的 なエネルギーの大小関係が変化していることが 明らかとなった。すなわちこれらの構造付近にお いて再結合が発生し、荷電状態が変化する可能性 を示唆している。続いて電荷正状態における先述 した構造付近の電子構造を解析した結果、構造 (B1')から遷移状態 (TS)間の構造変化において 正孔を捕獲した欠陥準位がミッドギャップ中か ら価電子帯に近づくようにエネルギーレベルが 低下する電子構造の変化が確認された。このエネ ルギーレベルの低下は、正孔が放出されやすくな ることを意味する。したがって、構造(B1') ⇒(TS) 間の構造変化中に再結合が発生することで、荷電 状態が電荷正状態から中性状態へと変化して拡 張が進行すると我々は考察した。

これまでの解析結果に基づき、以下のような BPD の微視的な拡張メカニズムを考察した。Fig. 7 の実線が我々が考察した拡張経路を示している。 まず BPD の拡張は、BPD 近傍に過剰なキャリア が注入される際に頻出する。この結果から、BPD が拡張する際はキンク構造付近の Si core に正孔 が捕獲された電荷正状態であると考えられる。そ して拡張は主にこの電荷正状態で進行すると推 測される。しかし構造(B1')⇒(TS)において正に帯 電した欠陥準位において再結合が発生すること で、BPD の荷電状態が電荷正状態から中性状態へ と変化すると考えられる。最終的に、この再結合



Fig. 6. Energy profile along the SFs expansion reaction pathway calculated by positive charged state. The label (TS) represents the transition state in the pathway. The figures show a part of the atomic configuration for each structure labeled in the profile. The structures labeled with the same letters as in Fig. 5 indicate similar configuration. The green circle highlights the main displaced atom, and the green arrows represent the displacement direction parallel to the  $b_1$  direction or  $b_{BPD}$  direction.

により発生したエネルギーを駆動力となり、キン ク構造付近の原子配列に変化を引き起こし、BPD のさらなる拡張が促進されると考察される。この ような拡張経路の場合、活性化エネルギーは約 0.2~0.65eV と低下し、BPD の拡張速度の速さが説 明可能となる。以上のように我々は中性状態と電 荷正状態間におけるキャリアの授受により得ら れる低い活性化エネルギー経路で BPD の拡張が 進行していくと結論付けた。

#### 4. 結論・今後の展望

本研究では、密度汎関数理論に基づく第一原理 計算を用いて、4H-SiC における基底面転位の微視 的な拡張メカニズムを考察した。その結果、積層 欠陥拡張の活性化エネルギーが電荷正状態にお いて低下することが明らかとなった。さらに、電 荷正状態と中性状態での反応経路を比較すると ともに、電荷正状態における電子構造を解析した 結果、電荷正状態における拡張の進行中に再結合 が発生し、反応経路の荷電状態が変化する結果が 得られた。反応経路の荷電状態が変化することで、 電荷正状態における活性化障壁を超える必要が なくなり、拡張に伴う活性化エネルギーは低下す る。これらの結果より我々は中性状態と電荷正状 態間におけるキャリアの授受により得られる低 い活性化エネルギー経路で BPD の拡張が進行し ていくと結論付けた。

#### 謝辞

本研究では、東京大学物性研究所、自然科学研究 機構計算科学研究センターの計算資源を利用し た

#### 参考文献

[1] T. Kimoto and J. A. Cooper, Fundamentals of Silicon Carbide Technology (John Wiley and Sons, Singapore, 2014).

- [2] T. Kimoto, Jpn. J. Appl. Phys. 54, 0040103(2015).
- [3] J. P. Bergman et. al, Mater. Sci. Forum 353-356, 299 (2001)
- [4] T. Tawara et.al., Fuji Denki Review, vol.90 no.4 (2017).
- [5] A. Iijima et. al, Appl. Phys. Lett. 116, 092105 (2020)
- [6] T.Tawara et. al, Journal of Applied Physics 123, 025707 (2018)
- [7] G. Kresse and D. Joubert, Phys. Rev. B 59, 1758 (1999)
- [8] P. E. Blochl, Phys. Rev. B 50, 17953 (1994)
- [9] J. P. Perdew et al., Phys. Rev. Lett. 77, 3865 (1996).
- [10] A. Iijima et al, Appl. Philos. Mag. 97, 2736 (2017)
- [11] T. Kimoto et al, Appl. Phys. Express 13, 120101 (2020)
- [12] A. T. Blumenau et al, Physical Review B 68, 174108(2003)
- [13] C. Freysoldt et. al, Phys. Rev. B., 97, 205425 (2018)
- [14] A. Galeckas et. al, Appl. Phys. Lett. 82, 883 (2002)



Fig. 7. Comparison of energy profile along the SFs expansion reaction pathway for neutral and positive charged states. The solid line represents the proposed expansion pathway. The red arrow indicates the change of the charged state due to hole trapping while, the blue arrow shows the change of the charged state due to recombination. The energy levels and the corresponding wavefunction from structure (B1') to (TS) are shown in the right panel. The orange line represents the defect state induced in the band gap, and the red line indicates the defect state with trapped holes, meaning the positively charged defect states energy level decreases as expansion progress.

## 第一原理計算を用いた NO アニール後の SiC(1-100)/SiO<sub>2</sub> 界面の電子状態解析 First-principles analysis on electronic-structure of SiC(1-100)/SiO<sub>2</sub> interface after NO annealing.

杉山 耕生, 舩木 七星斗, 植本 光治, 小野 倫也

神戸大学大学院工学研究科 〒 657-8501 兵庫県神戸市灘区六甲台町 1-1

Kosei Sugiyama, Nahoto Funaki, Mitsuharu Uemoto, and Tomoya Ono

*Graduate school of engineering, Kobe University, 1-1 Rokkodai-cho, Nada, Kobe, 657-8501, Japan Tel:*+ 81-78-803-6106, *Fax:* + 78-803-6106 *(e-mail:244t230t@stu.kobe-u.ac.jp)* 

#### Abstract

SiC-MOSFETs are attracting attention as a material for next-generation power devices with low loss and high breakdown voltage. On the other hand, the SiC/SiO<sub>2</sub> interface of SiC-MOSFETs has very low electron mobility compared to that in the bulk. This problem is believed to be caused by defects at the SiC/SiO<sub>2</sub> interface. NO annealing has been used to remove the defects and improve the electron mobility, but the effect of nitridation on the electronic structure of the interface is currently unclear. In this study, we investigate the electronic and conduction properties of the SiC(0001)/SiO<sub>2</sub> interface, which is used in conventional planar MOSFETs, and the SiC(1-100) /SiO<sub>2</sub> interface, which attracts much attention for trench MOSFETs, using first-principles calculations.

#### 1. はじめに

SiC は次世代パワーデバイスの材料として注 目を集めており、従来用いられてきた Si に比べ 絶縁破壊強度や熱伝導率、飽和ドリフト速度の 点で優位である。4H-SiC の Si 面[(0001)]を用い て作成されるプレーナー型 MOSFET では、 SiC/SiO<sub>2</sub> 界面のオン電流がバルク中に比べて非 常に低く、期待されている性能を十分に発揮で きていない。オン電流の低下は SiC 基板の熱酸 化過程で形成される欠陥によるキャリア散乱 が原因だと考えられており、オン電流を増加さ せるために熱酸化後に NO アニールが施されて いる。オン電流はホール移動度と可動キャリア 密度の積で決まる値である。畠山らは NO アニ ールによって可動キャリア密度が向上する一 方でホール移動度は変化しないことを報告し ている[1]。

我々はこれまで第一原理計算を用いて NO ア ニール後の界面原子構造を調べ、SiC 基板中の C 原子を N 原子で置換したモデルを提案し[2]、 NO アニール後の N 原子は SiC 基板側の最も SiO<sub>2</sub> に近い原子層に蓄積することを報告した [3]。また、ステップを持った(0001)面を対象と した研究では、NO アニールによって挿入され た N 原子が SiO<sub>2</sub> 層のクーロン相互作用を遮蔽 することを報告した[4]。これにより反転層の形 成に重要な役割を果たす伝導帯端(CBE)準位が ステップ端でソース・ドレイン方向に連続にな り、チャネル移動度が向上する可能性が示唆さ れる。この研究における N 原子密度は実デバイ スのものより 3 倍高かった。

本研究では、界面のN原子密度を実デバイス に合わせた SiC(0001)/SiO<sub>2</sub>界面モデルを用いて 第一原理計算で、NOアニール後の電子状態を 調査した。一方で実デバイスにおいて希薄に部 分的に挿入されたN原子がキャリアを散乱す る可能性が考えられる。そこで我々は伝導特性 計算を行い、部分的に挿入されたN原子のホー ル移動度への影響を調査した。

またこれまで主流であった 4H-SiC の Si 面を 用いるプレーナー型 MOSFET に加え、近年では 高集積化が可能でオン電流が高い m 面[(1-100)] を用いるトレンチ型が注目されている。(1-100) 面は(0001)面に比べてオン電流の観点で優位性 があるが、(0001)面に比べ凹凸の多い複雑な SiC/SiO<sub>2</sub> 界面構造をもちモデルを作成すること が困難であるため NO アニール後の電子状態の 理論的な理解は(0001)面ほど進んでいない。そ こで本研究では SiC(1-100)/SiO<sub>2</sub> 界面モデルに対



Fig. 1. Calculation models for  $SiC(0001)/SiO_2$ interfaces. Blue, brown, red, green and gray spheres represent Si, C, O, N and H atoms, respectively. (a), (b), (c) and (d) represent h1, h3, k1 and k3 models, respectively.

しても SiC(0001)/SiO<sub>2</sub> 界面と同様の調査を行った。

2. SiC(0001)/SiO2界面の電子状態と伝導特性

本研究で用いた SiC(0001)/SiO<sub>2</sub> 界面の計算モ デルを Fig. 1 に示す。ここで最上位層が h サイ トのものに対して、SiO<sub>2</sub>層の O 原子と 1 配位で 結合している Fig. 1(a)のモデルを h1 モデル、 SiO<sub>2</sub>層の O 原子と 3 配位で結合している Fig. 1(b)のモデルを h3 モデルと名付けた。最上層が k サイトのものに対しても同様に k1、k3 モデル と名付けた。SiC 層において h サイトの 1 層目 を H1、k サイトの 1 層目を K1 と名付けた。NO アニール後の界面における N 原子面密度は実 デバイスに合わせて  $3.5 \times 10^{14}$  cm<sup>-2</sup> とした。

第一原理計算には、密度汎関数理論に基づく シミュレーションコード RSPACE を使用した。 また、交換相関効果には局所密度近似を用い、 電子-イオン相互作用には PAW 法を用いた。 SiC(0001)/SiO<sub>2</sub> 界面モデルのセルサイズは 5.33 ×27.72×40.44Å<sup>3</sup>とした。計算には Γ 点を含む 3×3×1 の k 点メッシュを採用し、実空間の格 子間隔は 0.18×0.19×0.18Å<sup>3</sup>とした。

界面モデルにおける CBE 準位の出現位置を 定量的に調査するために、部分電荷(PC)を計算 した。PC の計算方法の概略を Fig. 2 に示す。PC は SiC/SiO<sub>2</sub>界面モデルと界面モデルから原子層 を切り出した薄膜モデルの波動関数の内積を とることで計算し、以下の式を用いた。

 $\rho_{PC} = \sum_{i,j,k} \left| \int \psi_{i,k}^*(r) \phi_{j,k}(r) dr \right|^2$  $\times \theta(\epsilon_{i,k} - \epsilon_F) \theta(\epsilon_{\max} - \epsilon_{i,k}) \theta(\epsilon_{j,k} - \epsilon_F) \theta(\epsilon_{\max} - \epsilon_{j,k}) \Delta_{k'}$ 

ここでψは界面モデルの波動関数、φは薄膜モデルの波動関数を意味する。<br/>
ϵは波動関数のエネルギー、<br/>
kはブリルアンゾーンのサンプリング

点のインデックスである。 $\epsilon_{max}$ は伝導帯端状態 を含むように 1.95 eV とした。NO アニール後の 薄膜モデルには窒化位置を変えた 3 種類のモデ ルを使用した。そのモデルを Fig. 3 に示す。4H-SiC の CBE 準位は[0001]方向に対して h サイト の直下に出現することが分かっている[5]。PC が基板中の原子層よりも大幅に減っている場 合、その原子層には CBE 準位が存在しないこ とを意味する。

h1 モデルと h3 モデルにおける PC の計算結 果を Fig. 4 に示す。アニール前の CBE 準位の出 現位置は、h1 モデルは H2 層、h3 モデルでは H1 層より基板側となっている。一方でアニール後



Fig. 2. Schematic image of PC calculation. Thin film models are extracted from the interface models before NO annealing. The wavefunction of the interface models are projected to the wavefunction of the thin film models.



Fig. 3. Interface atomic structures after NO annealing. (a) equally spaced nitridation regions. (b) and (c) unequally spaced nitridation regions.



Fig. 4. PC for (a) h1, (b) h3, (c) k1 and (d) k3 models. Red, yellow, green, blue and pink bars represent the model before annealing, model (a), model (b), model (c) and the model where all the possible sites are nitrided.

では h1 モデルと h3 モデルのいずれも H2 層よ り基板側に CBE 準位が出現している。NO アニ ール後には全てのモデルで H2 層目から CBE 準 位が出現するようになり、CBE 準位の出現位置 が揃ったことが確認できる。この結果は、実デ バイスの N 原子面密度においても N 原子層に よるクーロン力遮蔽効果が期待できることを 意味している。

次に、部分的に挿入されたN原子がキャリア を散乱し、ホール移動度に影響を与える可能性 を伝導特性計算を用いて調査した。本研究の伝 導特性計算で用いた計算モデルをFig.5に示す。



Fig. 5. Calculation model for conduction property. Carrier current flows from left electrode to right.

ind the model where all the possible sites are nitrided. 計算モデルは左電極領域、散乱領域、右電極領 域の3つに分けられ、両電極領域と散乱領域に はそれぞれ model(a)と model(b)を用いた。伝導 特性計算では左側から電子を入射し、電子の透 過率と反射率を計算した。左電極から右電極へ の散乱波動関数は、overbridging-boundary matching 法によって評価した。計算には6×1× 2のk点メッシュを採用した。

h3 モデルと k3 モデルにおける電子密度分布 と伝導特性を Fig.6 に示す。h3 モデルにおいて、 上部の H2 チャネルは N 原子が挿入された領域 で透過率が減少していることが確認できる。 方 k3 モデルにおいて、上部と下部のチャネル の両方で透過率が減少していないことが確認 できる。これはチャネルが窒化層から離れて存 在していることにより、キャリア散乱が抑制さ れていることが理由だと考えられる。また、部 分的に挿入された N 原子による上部チャネル のキャリア散乱は O 原子挿入による欠陥と同 様のものである。これは NO アニールによって 界面のホール移動度は向上しないという畠山 らの結果と矛盾しない。さらにこの結果は、界 面の N 原子面密度がポテンシャルの揺らぎが なくなる程度に十分に高い場合にはホール移 動度の向上が期待できることを示唆している。



Fig. 6. Electron density distributions of scattering wavefunctions at (a)[(d)] upper (H2) and (b)[(e)] lower (H3) channels of h3[k3] model, respectively, and (c)[(f)] transmission probabilities of H2 and H3 channels of h3[k3] model.

#### 3. SiC(1-100)/SiO<sub>2</sub>界面の原子構造

(1-100)面における界面モデルは、古典分子動 力学によって有望な原子構造を抽出し、第一原 理計算で構造最適化を行った。古典分子動力学 による計算には Tersoff ポテンシャルを採用し た。SiC 基板上の SiO<sub>2</sub>層は tridymite 構造を参考 に積層し、古典分子動力学で構造最適化をした。 このときダングリングボンドが生じないよう 留意した。酸化膜として機能する厚さと第一原 理計算における計算コストの削減を考慮し、 SiO<sub>2</sub>層は4層積層した。古典分子動力学で得た 最安定原子構造を基に最上部と最下部を H 原 子で終端し第一原理計算の初期原子構造とし た。界面モデルを Fig.7 に示す。セルサイズは



Fig. 7. Calculation model of  $SiC(1-100)/SiO_2$ interfaces. Blue, brown, red, green and gray spheres represent Si, C, O, N and H atoms, respectively. Broken lines represent boundary of periodic cell.

32.88×35.78×152.46Å<sup>3</sup>とし、原子数は 180 と した。計算はΓ点のみで行い、実空間の格子間 隔は0.33×0.36×0.36Å<sup>3</sup>とした。電子-イオン相 互作用に PAW 法を使用し、交換相関汎関数と して局所密度近似を用いた。窒化層における界 面のN原子密度を変化させ、SiO<sub>2</sub>層からのクー ロン相互作用の遮蔽効果を局所状態密度や部 分電荷密度で評価する予定である。

#### 4. まとめ

本研究では NO アニール後の SiC(0001)/SiO<sub>2</sub> における界面の N 原子面密度を実験値に合わ せ、CBE 準位の出現位置への影響を第一原理計 算を用いて調査した。PC の計算により、NO ア ニール前には酸化膜の構造に対して不揃いで あった CBE 準位の出現位置が NO アニールに より揃うことを確認した。これは N 原子密度を 実デバイスに合わせた場合でも N 原子層によ るクーロン相互作用の遮蔽効果が生じること を意味する。さらに、部分的に挿入された N 原 子により、窒化層に近いチャネルでキャリアの 散乱が生じることを確認した。

#### 謝辞

本研究の一部は、日本学術振興会科学研究費 補助金基盤研究 B(24K01346)、学術変革研究 A(JP22H05463、24H01196)、研究拠点形成事業 (JPJSCCA20230005)、科学技術振興機構戦略的 創造研究推進事業(JPMJCR22B4)の支援を受け て実施しました。第一原理計算は、東京大学物 性研究所、筑波大学計算科学研究センター、 HPCI システム利用研究課題(課題番号: hp230175、hp240178)を通じて理化学研究所が提供するスーパーコンピュータ富岳の計算資源 の提供を受け実行しました。

#### 参考文献

[1] T. Hatakeyama *et al.*, Appl. Phys. Express **10**, 046601 (2017).

[2] M. Uemoto et al., J. Phys. Soc. Jpn. 90, 124713 (2021).

[3] N. Komatsu *et al.*, J. Appl. Phys. **132**, 155701 (2022).

[4] M. Uemoto *et al.*, Appl. Phys. Express **17**, 011009 (2024).

[5] Y.-i. Matsushita *et al.*, Phys. Rev. Lett. **108**, 246404 (2012).

## GaN エピタキシャル成長における Mg 不純物取り込み機構の解析

## Analysis of Mg Impurity Incorporation Mechanism in GaN Epitaxial Growth

大木 淳平1 白石 賢二2

1 名古屋大学 大学院 工学研究科 物質科学専攻 2 名古屋大学 未来材料・システム研究所 教授

Jumpei Ogi<sup>1</sup>, Kenji Shiraishi<sup>2</sup>

1 Graduate School of Engineering, Nagoya University, Nagoya 4648603, Japan

2 Institute of Materials and Systems for Sustainability, Nagoya University, Nagoya 4648601, Japan

1 <u>Tel:090-9453-8400</u> (e-mail: ogi.jumpei.p0@s.mail.nagoya-u.ac.jp)

#### <u>Abstract</u>

The blue LED is a crucial technology used in a wide range of fields and indispensable for the development of modern society. GaN is suitable as a material for blue LEDs due to its excellent characteristics, including a wide bandgap and a direct transition-type band structure. In this study, we analyzed how Mg, which acts as an acceptor, is incorporated into GaN during epitaxial growth from two perspectives: energy and bandgap.

#### 1. はじめに

青色発光ダイオード(LED)は、情報処理、 交通信号、医療機器、農業用照明など、幅広い 分野で応用されており、現代社会の発展に不可 欠な技術となっている。特に、青色 LED は高効 率かつ長寿命の白色 LED の実現に不可欠であ り、照明分野でのエネルギー消費の大幅な削減 に寄与している。このような青色 LED の発展 の背後には、窒化ガリウム(GaN)を用いた半 導体技術の革新が大きな役割を果たしている。 加えて、GaN は高い化学的安定性と熱安定性を 持つため、高温や高電流密度に耐える特性を持 つ。これにより、青色 LED は過酷な環境でも動 作可能であり、産業用や航空宇宙分野など、信 頼性が要求される応用分野にも利用されてい る。このように、GaN の特性は、青色 LED の性 能向上および多様な応用可能性を広げる上で、 極めて重要である。

GaN が青色 LED の材料として適している理 由は、そのバンドギャップとバンド構造にある。 GaN はワイドバンドギャップ半導体であり、約 3.4eV のバンドギャップを持つ。この特性によ り、GaN は短波長領域(青色~紫外領域)での 発光が可能である。また、GaN は直接遷移型バ ンド構造を持つため、効率的に光を発生させる ことができる。この特性が、青色 LED において 高い発光効率を実現する鍵となっている。GaN を含む様々な半導体材料とそれぞれのバンド ギャップ、発光色、波長の関係を Fig.1 に示す。

半導体材料の特徴を決める要素として、バンド構造が挙げられる。その中でも、価電子帯と 伝導帯の間のエネルギー差であるバンドギャ ップは、半導体の光学的および電気的特性を決 定づける非常に重要な要素である。このバンド ギャップの構造に基づいて、半導体は「直接遷 移型」と「間接遷移型」に分類される。以下に 直接遷移型と間接遷移型のそれぞれの特徴を 示す[1]。

#### 直接遷移型

伝導帯の最小値と価電子帯の最大値が同じ波数(k値)に位置するバンド構造。電子と正孔 が再結合する際に発生するエネルギーが全て 光として放出されるため、効率的に発光する。 フォノンによる熱エネルギーが発生しないた め、高効率な光電変換が可能である。よって、 直接遷移型半導体は LED の材料として適して いると言える。

#### 間接遷移型

伝導帯の最小値と価電子帯の最大値が異なる 波数(k値)に位置するバンド構造。直接遷移 型と異なり、電子が伝導帯から価電子帯に遷移 する際に発生するエネルギーの一部が、フォノ ンを介して熱エネルギーに変換される。その分 光エネルギーへの変換効率が低下することに 加え、デバイスが熱によって劣化しやすくなる。 よって、間接遷移型半導体は LED の材料に適していないと言える。

GaN のバンドギャップは約 3.4eV と幅広く、 これは青色光(波長約450nm)に対応している。 直接遷移型半導体である GaN は、効率的にこの エネルギーを光として放出できるため、青色 LED に適していると言える。

本研究は、GaN のエピタキシャル成長に着目 して行った。エピタキシャル成長とは、基板上 に結晶構造が揃った単結晶薄膜を形成する技 術であり、半導体デバイスの製造において不可 欠なプロセスである。エピタキシャル成長技術 は、青色 LED だけではなく光デバイスや高周 波デバイス、パワーエレクトロニクス分野で欠 かせない基盤技術であり、現代のエレクトロニ クス産業を支える要となっている。

エピタキシャル成長は大きく2つに分類され る。1 つは基板と同じ材料を成長させるホモエ ピタキシャル成長であり、もう1つは異なる材 料を成長させるヘテロエピタキシャル成長で ある。 青色 LED においては、 異種基板上に GaN を成長させるヘテロエピタキシャル成長が主 に利用されている。このヘテロエピタキシャル 成長により、基板の結晶構造を反映した高品質 な結晶膜を得ることが可能である。エピタキシ ャル成長にはいくつか種類があるが、GaN の成 長には MOVPE 法 (Metal-Organic Vapor Phase Epitaxy 法:金属有機化学気相成長法)が主に用 いられる。MOVPE 法では、原料ガスとしてト リメチルガリウム(TMGa)、アンモニア、窒素、 水素を基板に流し込み GaN の薄膜を形成する。 [2]

GaN のエピタキシャル成長についての理論 的な研究は今まで行われておらず、Mg がどの ように結晶内部に取り込まれるのか詳細がわ かっていなかった。本研究の目的は、エピタキ シャル成長中に実現していると考えられる Mg 不純物の取り込み過程を第一原理計算によっ て考察することである。不純物である Mg がど のような振る舞いをするかを観察するために、 GaN 結晶構造中の Ga 原子のうちの 1 個を Mg 原子で置換した GaNMg 構造を作成し構造最適 化計算を行った後、エネルギーを計算した。ま た、Γ点におけるバンド構造を計算し、アクセ プター準位について調査した。また、Mg-H 複 合体に関してもアクセプターとして機能する のかどうかを確認するために同様の計算を行 った。

半導体材	バンドギ	波長(nm)	発光色
料	ヤップ		
	(eV)		
GaN	3.4	$365 \sim \!$	紫外~
			青
GaAs	1.43	870	赤外
SiC	2.3	540	緑
Si	1.1	1100	赤外
InP	1.34	920	赤外
CdS	2.4	515	緑
AlN	6. 0	200	遠紫外
GaP	2.3	540	緑

Fig.1 Examples and Properties of Semiconductor Materials

2. 計算条件

前章でも述べたように、本研究ではエピタキ シャル成長中に実現していると考えられる Mg 不純物の取り込み過程を第一原理計算によっ て考察することを目的としている。不純物であ る Mg または Mg-H 複合体がどのような振る舞 いをするかを観察するために、GaN 結晶構造中 の Ga 原子のうちの 1 個を Mg 原子で置換した GaNMg 構造、また Mg-H 複合体で置換した GaNMg-H 構造を作成した。構造最適化計算を 行った後、両者のエネルギーを計算し、比較し た。また、 $\Gamma$ 点におけるバンド構造を計算し、 アクセプター準位について調査した。

2 種類の計算モデルである GaNMg 構造と GaNMg-H構造を作成するために、Fig.2 で示す GaN 結晶構造を用意した。ここで計算モデルの 詳細を述べる。用意したモデルは 256 個の Ga 原子、256 個の N 原子、12 個の H 原子、16 個 の仮想 H 原子の合計 540 原子で構成されてお り、(4×4)表面×16 層のウルツ鉱型の結晶であ る。また、バルク側は価電子数 3/4 個の仮想 H 原子×16 個で終端しており、表面側は通常の H 原子×12 個で終端している。また、このモデル には真空層を設けたが、これは隣のセルからの 影響を受けにくくするためである。

計算手法を述べる。本研究で行った計算には、 第一原理計算コードである VASP(Vienna Abinitio Simulation Package)を用いた[3]。VASP は、 金属結晶や無機固体などの様々な物質に対し て密度汎関数理論に基づいた電子状態計算や 量子力学的分子動力学計算を実行し、バンド計 算や安定状態・遷移状態における構造の最適化、 反応経路探索などを行う計算パッケージであ る。



Fig.2 Crystal structure of GaN

#### 3. 結果および考察

GaNMg 構造及び GaNMg-H 構造のエネルギ ーを比較した図は Fig.3 のようになった。最表 面のエネルギーを0とし、これを基準とした。 図からわかるように、Mg 単体の方が複合体よ りもエネルギー的に安定しており、内部に取り 込まれやすいと言える。また、両者とも最表面 に析出する場合が最も安定していることがわ かる。しかし、両者とも2層目以降のエネルギ 一差は非常に小さいことがわかる。これは、最 表面と結晶内部で Mg の配位数が異なることが 主な原因であると考えられる。まず、Mg の原 子半径は Ga よりも小さいという特徴がある。 最表面では3配位であるためMgが表面側のGa に近づくだけで Ga の移動は起こらないが、結 晶内部では周囲の Ga の位置に影響を及ぼして いる可能性が考えられる。またこの結果から、 一度結晶内部に取り込まれるとそのまま深層 部まで容易に取り込まれることがわかる。

また、GaNMg構造及びGaNMg-H構造の、Γ 点におけるバンド構造を計算した。GaNMg構 造においてはどれも価電子帯の上端にアクセ プター準位が現れたが、GaNMg-H構造ではア クセプター準位が現れないという結果になっ た。理由としては、GaNMg構造ではMgによっ て正孔が発生しアクセプターとしての機能を 果たしていたが、GaNMg-H構造ではHによっ て電子が満たされアクセプターとしての機能 を失ったからだと考えられる。



Fig.3 Energy comparison

#### 4. まとめ

本研究では、Mg 不純物・Mg-H 不純物がエピ タキシャル成長においてどのように GaN 結晶 の内部に取り込まれるのかを第一原理計算に よって解析した。Mg 不純物と Mg-H 不純物の 比較としては、両者とも最表面のエネルギーが 最も小さく2層目以降のエネルギーはほとんど 変わらないという結果が得られた。これは、両 者とも一度結晶内部に取り込まれるとそのま ま深層部まで到達しやすいことを意味してい る。また、前者はアクセプターとして機能する が、後者はアクセプターとしての機能を失って いることがわかった。

#### 謝辞

本研究の遂行にあたって、適切な助言と丁寧 なご指導を下さった白石研究室の白石賢二教 授、芳松克則准教授、洗平昌晃助教、押山淳特 任教授に深く感謝を申し上げます。

#### 参考文献

[1] 須崎渉. "半導体レーザーの基礎 II." レーザ 一研究 29.9 (2001): 613-619.

[2] 天野浩, and 赤崎勇. "GaN pn 接合青色・紫 外発光ダイオード." 応用物理 60.2 (1991): 163-166.

[3]G. Kresse and D. Joubert, Phys. Rev. B 59, 1758 (1999).

## CSD 法を用いた機能性酸化物薄膜及びデバイス応用に関する検討 Study on functional oxide films and device applications via CSD method <sub>宮迫 毅明</sub>

株式会社村田製作所 〒617-8555 京都府長岡京市東神足1丁目10番1号

Takaaki Miyasako

Murata Manufacturing Co., Ltd. 1-10-1 Higashikotari, Nagaokakyo-shi, Kyoto 617-8555, Japan Tel:+ 81-077-586-8778, Fax: + 81-077-586-8798 (e-mail:takaaki.miyasako@murata.com)

#### Abstract

Chemical solution deposition (CSD) has been applied to the development of various functional materials and device applications as a low-cost and versatile deposition method compared with the vacuum-based deposition which requires expensive equipment. Focusing on the wide controllability of composition, microstructure and crystallographic orientation of CSD-derived films, we investigated various functional oxide materials such as ferroelectrics, paraelectric insulators and semiconductors for passive and active components. In this work, we present that CSD-derived films can achieve stable ferroelectricity in HfO2-based ferroelectrics and propose ferroelectric gate-controlled variable capacitors (FeV-caps) as one of its novel applications. In addition, a proton conductive oxide is demonstrated as a future possibility of CSD-derived material, which is obtained by controlling organic residue in the film after thermal decomposition.

化学溶液堆積法(CSD 法)は、金属有 機化合物の前駆体溶液をディップコート やスピンコート法で基板に塗布し、溶媒 乾燥、酸化熱分解、焼結を経て酸化物薄膜 を形成する手法で、真空成膜法に比べて 低コストで多用途の成膜法として様々な 分野で活用されている。一般的に、CSD 法 の前駆体溶液は、ゾルゲル法と MOD 法 (Metal Organic Decomposition)の2 種類に 分類される。ゾルゲル法は、金属アルコキ シドをアルコール溶媒に溶かした溶液を 前駆体溶液とし、加水分解、脱水縮重合反 応を経て金属酸化物のネットワークを形 成する<sup>[1]</sup>。一方、MOD 法は、有機金属化 合物 (主に有機酸塩) を有機溶剤に溶解 させた溶液を出発原料とし、熱処理によ る有機配位子の酸化熱分解によって金属 酸化膜を形成する<sup>[2,3]</sup>。金属アルコキシド を出発原料に用いると、緻密な高質膜を

得やすいが、縮重合の反応性が高いため、 大気中での安定制御に課題がある。一方、 MOD 法でよく用いられるカルボン酸金 属錯体は加水分解を受けにくく、大気中 で安定であるが、有機成分が残留して加 熱中の脱ガスによってポーラスな膜にな りやすい<sup>[4]</sup>。

上記を踏まえ、我々は、金属アルコキシ ドを出発原料として、カルボン酸等の溶 媒を添加した安定な CSD 溶液の設計を確 立した。このような CSD 溶液を用い、こ れまでに、ペロブスカイト型強誘電体 (BaTiO<sub>3</sub>系)<sup>[5]</sup>、蛍石型強誘電体(HfO<sub>2</sub>系)<sup>[6]</sup>、 酸化物半導体 (In<sub>2</sub>O<sub>3</sub>系)等の機能性酸化 物で良好な膜特性を実現し、それらを用 いた薄膜デバイス<sup>[7-9]</sup>の原理検証を実施 した。一例として、Fig.1 に CSD 法で作製 した HfO<sub>2</sub> 系強誘電体キャパシタ(14%Cedoped HfO<sub>2</sub>, 80nm-thick)の *P-V* 



Fig.1 (a) P–V characteristics of the Pt/Ce-HfO2/Pt capacitor. (b) Leakage current of the 80-nm-thick 14%Ce-HfO2 film.

(Polarization-Voltage)特性及び I-V リーク 特性を示す。P-Vは明確な強誘電体ヒステ リシス特性を示し、自発分極値 Pr及び飽 和分極値 P<sub>s</sub>は、それぞれ P<sub>r</sub>=7.3 µC/cm<sup>2</sup> 及 び P<sub>s</sub>=14.4 µC/cm<sup>2</sup>が得られた。*I-V* 特性で は、2 MV/cm の印加電界まで 10<sup>-6</sup> A/cm<sup>2</sup> 以 下の低いリーク電流を保ち、3 MV/cm 付 近の高い絶縁破壊特性を実現した。これ らの電気特性はALD法やスパッタ法等の 真空成膜法で作製した同様の膜と比較し ても遜色ない特性である[10,11]。我々はこの ようなHfO2系強誘電体が有する高い絶縁 性と大きな誘起電荷量に着目し、デバイ ス応用の一つとして強誘電体ゲート制御 型可変容量素子(FeV-cap)を提案した。デ バイス構造は、14%Ce ドープ HfO2 膜をゲ ートに、導電性酸化物 ITO (Indium Tin Oxide)をチャネルに用いた強誘電体ゲー ト FET (FeFET)を作製し、その上に誘電体 キャパシタを積層する構造とした (Fig.2)。 強誘電体の大きな誘起電荷量によって、 FeFET が大きなオン電流、すなわち低い



Fig.2 Cross-sectional schematic illustration of the fabricated FeV-cap.



Fig.3 C–V characteristics of the fabricated FeV-cap.

オン抵抗 (50~100Ω)を示すため、FET の チャネル層が積層キャパシタの電極の一 部として機能することによって、電極面 積可変の可変容量素子を実現した。作製 した FeV-cap は、ゲート電圧の掃引に従っ て容量値が急峻に変化し、強誘電体ゲー トに由来する反時計回りのヒステリシス 特性を示している(Fig.3)。得られた容量変 調率 C<sub>ON</sub>/C<sub>OFF</sub> = 94 は、電極の設計面積比 120 倍よりも 2 割程度目減りしているも のの、強誘電体の大電荷制御によって非 常に大きな容量変調を実現している。こ のような大きな変調率を有する可変キャ パシタは、各種コンバータの出力制御や 電源のノイズ、サージ除去、ソフトスイッ チング等、次世代パワーエレクトロニク スや通信デバイスの小型・高効率化、低コ スト化に貢献する電子部品としてとして 期待される。

上記のような、金属アルコキシドを出 発原料とした CSD 溶液とは別に、有機金 属錯体の特徴である大量の有機成分を積 極的に利用することによって、酸化物薄 膜にプロトン伝導性を付与できることを



Fig.4 (a) Cross-sectional TEM and TED images of the fabricated Sm-Hf-O film. (b) Humidity dependence of proton conductivity.

見出した。Sm アセチルアセトナートと Hf アセチルアセトナートを前駆体に用いた CSD 溶液にカルボン酸系添溶剤を添加し た溶液を調合し、焼成後 (500℃ in Air) の Sm-Hf-O 膜中に水酸基やカルボキシル基 を積極的に残存させることによって、H2O を媒介としたプロトン伝導性酸化物の作 製に成功した。断面 TEM 及び透過電子回 折像から、得られた膜はアモルファス~ 微結晶の緻密な構造を有し(Fig.4 (a))、プ ロトン伝導率は室温大気中で 10-5 S/cm 程 度で、湿度上昇とともに 10<sup>-4</sup> S/cm まで増 加することが分かった(Fig.4 (b))。このよ うに緻密な固体酸化膜で、室温下におい て高いプロトン伝導性を示す点は特異的 であり、金属有機化合物を出発原料に用 いた化学溶液とその熱分解反応を制御し た CSD 法ならではの膜特性と考えられる。 プロトン伝導性酸化物の応用展開として は、超低電圧駆動のイオンゲートトラン ジスタやニューロモルフィック素子等の 次世代イオントロニクスデバイスへの適

用が期待される。

講演では、CSD 溶液の設計指針、機能 性酸化物(強誘電体、半導体)の基礎特性 及びそれらを用いた薄膜デバイス(強誘 電体ゲート制御型可変キャパシタ)の検 討、さらに有機金属錯体を用いたプロト ン伝導性酸化物の基本特性及び今後の展 望について紹介する。

#### 謝辞

強誘電体関連デバイスは、北陸先端科 学技術大学院大学・徳光永輔教授、プロト ン伝導材料については、同大学・高村禅教 授、廣瀬大亮講師、長尾祐樹教授、青木健 太郎助教、Dr.S.Athchaya との連携、サポ ートによって推進された。

#### 参考文献

[1] 作花済夫, ゾルゲルの科学, アグネ承 風社, 1988

[2] J. Fukushima et al., J. Mater. Sci., 19, 595-598 (1984)

[3] G. Yi et al., J. Appl. Phys., 64, 2717-2724 (1988)

[4] T. Ohishi, IEIEC Trans. on Coms. C, 12, 1202-1207 (2002)

[5] T. Hosokura, et al., Cryst. Growth, 11, 4253-4256 (2011)

[6] S. Yoneda, et al., Jpn. J. Appl. Phys. 57, 11UF03 (2018)

[7] T. Miyasako, et al., Appl. Phys. Lett., 120, 262901 (2022)

[8] T. Miyasako, et al., Jpn. J. Appl. Phys., 62, SC1084 (2023)

[9] S.-G. Koh, Jpn. J. Appl. Phys. 63, 08SP06 (2024)

[10] J. Müller, et al., Nano lett., 12, 4318-4325 (2012)

[11] T. Shiraishi, et al., Appl. Phys. Lett., 114, 223904 (2019)

## 高性能多結晶 Ge 薄膜トランジスタに向けた低温粒界制御成長

### Low-temperature grain-boundary control growth for high-performance polycrystalline Ge thin-film transistors

筑波大院 <sup>1</sup>,熊本大 <sup>2</sup>,九州大 <sup>3</sup>, <sup>◦</sup>居倉功汰 <sup>1</sup>,石山隆光 <sup>1</sup>,前田真太郎 <sup>1</sup>,山本圭介 <sup>2,3</sup>,末益崇 <sup>1</sup>,都甲薫 <sup>1</sup> Univ. of Tsukuba<sup>1</sup>, Kumamoto Univ.<sup>2</sup>, Kyushu Univ.<sup>3</sup>, <sup>◦</sup>K. Igura<sup>1</sup>, T. Ishiyama<sup>1</sup>, S. Maeda<sup>1</sup>, K. Yamamoto<sup>2,3</sup>, T. Suemasu<sup>1</sup>, and K. Toko<sup>1</sup> <sup>1</sup>Institute of Applied Physics, Univ. of Tsukuba, 1-1-1 Tennodai, Tsukuba, Ibaraki 305-8573, Japan <sup>2</sup>Kumamoto Univ., 2-39-1 Kurokami, Chuo-ku, Kumamoto, 860-8555, Japan <sup>3</sup>Kyushu Univ., 6-1 Kasuga-koen, Kasuga, Fukuoka, 816-8580, Japan

Tel: +81-29-853-5472, Fax: +81-29-853-5205, E-mail: iguko.1020@gmail.com

#### <u>Abstract</u>

Recent advances in research on polycrystalline Ge thin films have led to the realization of highspeed thin-film transistors that outperform Si. Although this method achieved the highest-performing low-temperature thin-film transistor among polycrystalline Ge thin films, its characteristics exhibited variability. In this study, we investigated metal-induced lateral crystallization (MILC) of Ge. We prepared a trilayered amorphous Ge layer in which the deposition temperature and thickness of each layer were modulated to increase the growth velocity and suppress spontaneous nucleation. Machine learning analyses efficiently optimized the parameters of the three layers, which expanded the MILC length by more than 10 times (approximately 10  $\mu$ m). The applicability of these techniques extends to even on plastic films, enabling the formation of grain-boundary-aligned Ge crystals with sufficient length. The technology developed in this study to control Ge grain boundaries at low temperatures will open up the possibility of high-speed thin-film transistors useful for advanced flexible devices.

【はじめに】 我々は非晶質 Ge 前駆体を高密度化 することで、固相成長(SPC-)Ge の劇的な大粒径 化・高移動度化を達成してきた [1,2]。本手法によ り、多結晶 Ge 薄膜として最高水準の低温薄膜トラ ンジスタ(TFT)を実証した一方[3]、その特性には ばらつきが見られた。本研究では Ge-TFT の特性 ばらつきを整理するとともに、その抑制に向けた金 属誘起横方向成長(MILC)[4,5]を検討した。

【実験方法】 石英ガラス基板上に、基板加熱 (125°C)を行いながら非晶質 Ge 膜(100 nm)を分 子線堆積した。その後、N<sub>2</sub>中で熱処理( $T_{anneal}$  = 450°C、5 h)して SPC を誘起した。また、CMP 法で 薄膜化を行い、メタル S/D 蓄積型 TFT (チャネル幅 /長 = 55  $\mu$ m / 5–15  $\mu$ m)を作製した(Fig. 1(a), (b)) [3]。MILC 試料作製においては、前述した非晶質 Ge 膜の直上に、厚さ5 nm の金属パターン(Ag,Au, Bi, Co, Fe, Ni, Pd, Pt)をスパッタリング堆積とリング ラフィで形成した。これらの試料を N<sub>2</sub>中で熱処理 ( $T_{anneal}$ : 325–375°C, 10–100 h)し、MILC を誘起し た(Fig. 3 (a))。

【結果・考察】TFT のチャネル領域の EBSD 像か

ら、チャネル領域は数 µm 径のランダム方位結晶 粒で構成されることが判る(Fig. 1(c))。電界効果移 動度とon/off 比は、チャネル長が結晶粒径に近づ くほどばらつきが増加した(Fig. 2)。この結果は、 TFT 特性のばらつきが多結晶チャネルに特有のラ ンダム性に影響されていることを示唆している。キ ャリア輸送方向に沿った粒界の制御、および方位 制御に向け、高密度非晶質 Ge 層に対する MILC を8種の金属触媒で検討した(Fig. 3(a))。各金属 について Ge 層の高密度化を反映し、EBSD で検 出可能な µm オーダーの粒が得られた(Fig. 3(b)-(i))。また、金属ごとに異なる成長様態を示したが、 中でも粒界方向がよく制御された Au に着眼すると ともに、非晶質 Ge 層の成膜温度を三段階に分け て行う核発生制御手法[6]をAuのMILCに応用し た(Fig. 4)。まず、クラスタリング手法である UMAP を用いて、作製した Ge 層の構造を分類した。そし て、そのクラスタリング結果に MILC の成長速度、 および自然核の密度を対応付けた(Fig. 5)。 UMAP によってこの 6 次元データを 2 次元化する ことで、横成長速度と核密度それぞれの支配的な パラメータを抽出することができる。その結果、膜 構造は5つに分類されるとともに、 膜構造が特性に


Fig. 1 (a) Schematic and (b) photograph of the SPC-Ge TFT. (c) EBSD image of the SPC-Ge of the channel region with a channel length of  $10 \,\mu$ m.



Fig. 2 Field effect mobility  $\mu_{\rm FE}$  and on off current ratio  $I_{\rm on}/I_{\rm off}$  characteristics of the SPC-Ge TFTs with varying channel length.



Fig. 3 (a) Schematic of the sample preparation. (b)-(i) EBSD images near the patterns of various catalyst metals with  $T_{anneal} = 350 \text{ °C}$  (50h).

大きく影響していることが明らかとなった。特に、c3 のクラスタでは、高い成長速度と低い核密度を両 立していることが判る。このクラスタでは Top 層と Bottom 層を室温で堆積しており、それによって表 面、および基板界面での核発生を抑制したと考え られる。この膜構造において、長時間熱処理(150 h)を行った際の逆極点図方位像を示す(Fig. 6(a))。



Fig. 4 Schematic of the sample. Deposition temperature and thickness are modulated for the Top, Middle, and Bottom layers, respectively. Total thickness of those layers is 50 nm.



Fig. 5 Results of clustering sample structures using UMAP, where the color of the plots corresponds to the (a) growth velocity and (b) nucleus density after 50 h annealing.



Fig. 6 Inverse pole figure image of the sample formed on (a)  $SiO_2$  and (b) polyimide after 150 h annealing, where the deposition temperatures of the top and bottom layers are fixed at room temperature.

Au/Ge界面より100方向に優先配向した MILC-Ge が横方向成長しており、配向・粒界制御されている ことが判る。成長距離は約1桁拡大し、MILC領域 は TFT 応用に充分となる10 µm に達した。さらに、 この結果をプラスチック基板上に展開した結果、柔 軟性と粒界制御の両立を達成した(Fig. 6(b))。本 研究では、機械学習を用いた条件最適化により、 10 µm の MILC-Ge を初実証した。Ge 薄膜の低温 結晶成長において、このような µm オーダーでの粒 界方向制御は本成果が初となる。現在、TFT 試作 と性能実証を進めている。

### 参考文献

- [1] K. Toko et al., Sci. Rep. 7, 16981 (2017).
- [2] K. Igura et al., Sci. Rep. 14, 7812 (2024).
- [3] K. Moto et al., Appl. Phys. Lett. 114, 212107 (2019).
- [4] T. Ishiyama et al., Mater. Des. 232, 112116 (2023).
- [5] K. Igura et al., Cryst. Growth Des. 24, 6142 (2024).
- [6] S. Maeda et al., Cryst. Growth Des. 23, 5535 (2024)

## 第一原理計算で見るシリコンテクノロジー Silicon Technologies from the View Points of First Principles Calculations

## 白石 賢二<sup>1,2</sup>

<sup>1</sup>名古屋大学大学院 工学研究科 〒466-8603 愛知県名古屋市千種区不老町 <sup>2</sup>名古屋大学 未来材料・システム研究所 〒464-8601 愛知県名古屋市千種区不老町

Kenji Shiraishi<sup>1,2</sup>

<sup>1</sup> Graduate School of Engineering, Nagoya University, Nagoya, Aichi 464-8603, Japan
 <sup>2</sup> Institute of Materials and Systems for Sustainability, Nagoya University, Nagoya, Aichi, 464-8601, Japan.
 \*E-mail: <u>shiraishi@imass.nagoya-u.ac.jp</u>

### Abstract

We introduce the first principles calculation examples which aim to contribute Si technologies. First, we introduce our very recent approach which consider the fabrication process of 2nm-node Nano-Sheet FET with gate all around structures. We consider that ALD deposition is similar to the initial oxidation processes which we studied in detail in 1998. After ALD deposition, Si atoms are emitted from the Si/SiO<sub>2</sub> interfaces toward SiO<sub>2</sub> region and interfacial defects are formed. We have shown that Si(110) surfaces are better than conventional Si(100) surfaces because of the low atomic density of Si(110) surfaces. Moreover, we show that interface defects caused by ALD deposition can be terminated by high pressure H annealing. The higher H pressure, the better. Second, we introduce our first principles contribution to the mass production of the vibration powered generators with K incorporated a-SiO<sub>2</sub> is the SiO<sub>5</sub> structure. The guiding principles for mass production of vibration powered generators with K incorporated a-SiO<sub>2</sub> is to preserve these SiO<sub>5</sub> structures. This guiding principle dramatically develop the high reliability vibration powered generators, and realized the mass production in 2024.

### 1. <u>はじめに</u>

第一原理計算はシリコンテクノロジーにおい て重要な役割を果たすようになってきている。私 がNTTに就職した 1988 年当時は、第一原理計算 は産業とは無関係の代物であったが、次第にその 重要性が増してゆくことをこの 40 年間感じてき た。最近では第一原理計算が産業技術を先導する 例も多く見られるようになってきた。本講演では 最近のシリコンテクノロジーにおいて第一原理 計算を適応した非常に最近の 2 つの例について 紹介する。第一は次世代の極微細 LSI の主役とな る Nano-Sheet FET や CFET に代表される技術への 第一原理計算に適応例、第二は SiO<sub>2</sub>を主材料とし た最近量産化された振動発電素子への適応例で ある。

FinFET の時代がここ 10 年程度続いていたが極 微細 LSI は Gate All Around (GAA)の時代に突入し た (Fig. 1)。Nano-Sheet FET では絶縁膜は SiO<sub>2</sub> も 含めて ALD 等の堆積法で形成するがこれまで長 年使われてきた熱酸化法と比べて異なる点につ いて第一原理計算で考察した最近の我々の研究 例について紹介する。堆積法による酸化膜形成法 でも界面第一層は熱酸化と同様の原子レベルの 反応が起こると仮定して考察した例である。一方、 SiO<sub>2</sub>を主材料とした振動発電素子は橋口らが発 見した Siを Wet 酸化の際に KOH を使用して SiO<sub>2</sub> に K 原子と導入すると SiO<sub>2</sub> が負に帯電する現象 [1]を利用したカリウムイオンエレクトレットを 用いた振動発電素子である。このカリウムイオン エレクトレットを第一原理計算によって全面的 に支援して量産化を行った例について紹介する。



Fig.1: Evolution of nano-level LSI. From FinFET to CFET.

## 2. <u>計算モデル・計算手法</u>

本研究では、密度汎関数理論に基づく第一原理 計 算 コード VASP (Vienna Ab-initio Program Package)[2]を使用した。原子核および内殻電子の ポテンシャルには、Projector Augmented Wave (PAW) ポテンシャル[3]を使用し、平面波基底のカ ットオフエネルギーは 500eV に設定した。また、 構造最適化計算、NEB 計算、電子状態の計算にお ける交換相関汎関数は、全て GGA-PBE 汎関数を 採用している[4]。加えて構造最適化計算において は、全ての原子に働く力の大きさが 0.05eV/Å以下 になるまで行われた。

## 3. <u>Nano-Sheet FET のプロセスの第一原理計算</u> による検討

Nano-Sheet FET は ALD 法で SiO<sub>2</sub> も含む絶縁膜 を形成するが、堆積法であっても表面の Si 原子を O 原子がアタックすると一層程度は熱酸化と同様 の現象が起きると考えられる。そこで、過去の 我々の第一原理計算による熱酸化の原子レベル の研究[5]を振り返ってみる。Fig.2はSi 熱酸化の 際に表面で起きる原子レベルの現象を図示した ものである。この図からわかるように Si 熱酸化初 期に Si 原子は SiO2 側に放出されて酸化誘起歪み を解放する。この現象は ALD による酸化膜形成 でも同様に起こると考えられる。Si 原子が放出さ れると界面に Si 一個分の空間が形成されると同 時に Si ダングリンブボンドに起因する界面欠陥 が形成される。しかし、H2アニールによってこの Si ダングリングボンドに起因する界面欠陥を終 端することができる。



Fig.2: Atomistic views of Si initial oxidation [5]. Si emission occurs during oxidation. This Si emission occurs in case of ALD deposition.



Fig. 3: Atomistic oxidation process of  $Si(110)/SiO_2$ and  $Si(100)/SiO_2$  interfaces. After O atom insertion, Si emission occurs.



Fig. 4: Energy advantage of the Si emitting structures compared with the non-emitting structures as functions of number of inserted O atoms.

最近我々は、Si(100)とSi(110)表面の酸化の様子 を第一原理計算で考察した。Fig. 3 に酸素原子の 挿入とそれに続いて起こるSi原子放出を示す。さ らにFig. 4 にSi(110)とSi(100)表面でどちらがSi 原子が放出しやすいかを示した。その結果Si(110) 面の方が少しSi放出が起きやすいことがわかる。 さらに、Si放出の際に形成されたSiダングリン グボンド起因の界面欠陥を終端するための水素 アニールの効果を比較検討したのがFig. 5 である。 この図からわかるように、水素分圧は高ければ高 いほど界面欠陥の終端に対して効果が高いこと がわかる。これは現在高圧水素アニールが採用さ れている理由である。またSi(110)面の方がSi(100) よりも全プロセスを合わせると界面欠陥密度が 低く抑えられることもわかる。以上から2nmノー



Fig. 5: P-T diagram of the effect of H anneal. Bellow green (110) and orange (001) lines,  $H_2$  tends to terminate Si dangling bonds. Above green (110) and orange (001) lines, on the other hand,  $H_2$  tends to desorb toward gas phase and Si dangling bonds remain.

ドから使用される Nano-Sheet FET の製造には高 圧水素アニールが効果的である。また、使用する Si の面方位は Si(110)面が適していることがわか る。Si(110)面がより高品質になる理由は界面原子 密度が Si(110)面の方が Si(100)面よりも低く、H<sub>2</sub> 分子が挿入しやすいことが大きな理由である。こ のように ALD による酸化膜形成過程という視点 で見たとき、Nano-Sheet FET 形成には Si(110)面を 使用した高圧水素アニールが有効であると結論 することができる。 カリウムイオンエレクトレットを用いた振動
 発電素子開発の第一原理計算による支援

カリウムイオンエレクトレットを組み込んだ MEMS 振動発電素子[6-10]は、数あるエネルギー ハーベスティング技術の中でも 2024 年に量産化 が実現された技術である。カリウムイオンエレク トレットとはアモルファス SiO<sub>2</sub>(a-SiO<sub>2</sub>)中にカリ ウム原子を添加することで作製される材料であ り、半永久的に負電荷を蓄積し電場を形成し続け ることができる。カリウムイオンエレクトレット と金属板を平行に配置し、振動により素子を動か すことで誘導電流が得られるため、半永久的に動 作可能なメンテナンスフリーな発電素子の実現 できる。Fig. 6 にカリウムイオンエレクトレット の製法を示す。この製造プロセスを第一原理計算 で模倣し、Kを含む a-SiO2を大意義原理分子動力 学法(MD法)に基づくメルトクエンチ法によっ て作成した。MD計算の冷却速度は50K/psである。

MD計算により得られたカリウム含有 a-SiO2構造について考察を行う。カリウム含有 a-SiO2の構造について考察を行う。カリウム含有 a-SiO2の構造を Fig. 7 に示す。この構造には通常の 4 配位 Si 構造に加え、5 本の Si-O 結合を持つ 5 配位 Si 原子、Si-Si 結合を形成する Si 原子など、特徴的な局所構造が見られた。これらの局所構造は得られた4 つの a-SiO2モデルすべてに共通して存在している。構造の参照として同様の温度履歴を用いてカリウムと水素を含まない単純な a-SiO2モデルを 作成したが、この構造中の Si 原子は全て 4 つの Si-O 結合を成しており、特徴的な局所構造は見られなかった。以上のことから、カリウム含有 a-SiO2 構造に見られた 5 配位 Si 構造などの局所構造は



Fig. 6: Schematic diagram of a potassium ion electret fabrication procedure. (1) Fabrication of K-containing a-SiO<sub>2</sub>. Potassium atoms are introduced into the Si substrate during the thermal oxidation process. (2)  $K^+$  ions are moved to the cathode side by applying a voltage while heating. (3) Removal of electrodes. The potassium low density region on the anode side becomes negatively charged and is used as a potassium ion electret.

あり、通常の a-SiO<sub>2</sub> とは全く異なる構造であると 考えられる。以降はこれらの各局所構造の詳細に ついて解析を行った[11]。



Fig. 7: The structure obtained from the initial MD calculation. The blue, red, purple balls represent Si, O, and K atom, respectively. Characteristic local structures are shown in different colors. The yellow ball represents the five-fold coordinated Si atom, and the green balls represent the Si atoms that form Si-Si bond.

5 配位 Si 原子周辺の構造について注目する。通 常の a-SiO<sub>2</sub>中の Si 原子は全て4つの結合を持つ4 配位構造をとるため、5つのSi-O結合を持つ5配 位 Si の存在は極めて特徴的である。以降では5 配 位 Si 構造を SiO5構造、4 配位 Si 構造を SiO4構造 と呼称する。まず初めに、SiO4構造における荷電 状態について考察する。Bader Charge 解析の結果 によると、4配位 Si 原子とO 原子のイオン価数は それぞれ+3.2、-1.6 である。O 原子は 2 つの Si 原 子と結合しているため、イオン価数を Si 原子1つ あたりに換算すると-0.8 となる。以上より、SiO4 構造の各イオン価数の合計値をとると0になるが、 これは SiO4 構造が電気的に中性であることを示 している。続いて SiO5 構造の荷電状態を考察する。 5 配位 Si 原子のイオン価数は 4 配位 Si 原子のも のと同じ+3.2 であり、周辺の O 原子のイオン価数 も全て-0.8 である。よって、イオン価数の合計は -0.8 となるが、これは SiO5 構造が負に帯電してい ることを示している。

最後に、Si-Si 結合周辺の荷電状態を考察する。 この構造は 2 つの Si 原子と 6 つの O 原子から形 成されている。Si-Si 結合を作る Si 原子のイオン 価数は+2.4 である。そのため、イオン価数の合計 値は0となり、Si-Si 結合周辺の構造は電気的に中 性であることが分かった。以上の考察より、SiOs 構造は負に帯電していることが分かった。この結 果は、K原子からSiOs構造へ電子が移動したこと を示している。



-Positively charged state - Charge neutral state - Negatively charged state Fig. 8: Comparison of charged state stability. The shaded area shows the bandgap of Si, and the Fermi energy exists within this region.



Fig. 9: SiO<sub>3</sub> structures in the positively charged state. By breaking a Si-Si bond, the SiO<sub>3</sub> structures are formed.

次に荷電状態の相対的安定性を比較するため に形成エネルギーを計算した結果がFig.8である。 この図からわかるように基板である Si のフェル ミエネルギーの領域では負電荷状態が安定とな ることがわかる。それに対して SiO<sub>2</sub>の価電子帯上 端から 3.7eV 以下で正電荷状態が出現することが わかる。電荷正状態において、SiO<sub>5</sub> は保持されて いるが、Si-Si 結合は切れ、3本の Si-O 結合から成 る 3 配位 Si 構造(SiO<sub>3</sub>構造)が 2 つ形成された (Fig. 9)。このように Si-Si 構造はカリウムイオン



Fig. 10: Comparison of charged state stability after additional oxidation. The shaded area shows the bandgap of Si, and the Fermi energy exists within this region.

エレクトレットを用いた振動発電素子に悪影響 を及ぼすと予想される。そこで、我々は追酸化を 行うことで Si-Si 結合を Si-O-Si 結合に変えれば振 動発電素子の信頼性が格段に向上すると考え、第 一原理計算を行ってみた。追酸化を模して O 原子 を一つ加えてメルトクエンチ法でK 原子を含む a-SiO2 を作成し、その形成エネルギーを計算した [12]。その結果が Fig.10 である。この図からわか るように追酸化によって負電荷の領域が劇的に 増えてカリウムイオンエレクトレットの寿命や 信頼性が劇的に伸びることが第一原理計算で予 想された。実際に実験を行った結果が Fig.11 であ る。Fig.11 からわかるように、第一原理計算で予 想した通りに、追酸化プロセスを加えることでカ リウムイオンエレクトレット寿命が大きく伸び ることが実験的にも示された。

このように、第一原理計算によってカリウムイ オンエレクトレット負電荷の起源は SiO<sub>5</sub> 構造で あることがわかったことで、量産化には SiO<sub>5</sub>構造 を壊さないプロセスを考えればよいという大き な指針が得られた。その結果、振動発電素子の性 能は一気に上がった。さらに、第一原理計算によ って提案された追酸化プロセスも合わせて、カリ ウムイオンエレクトレットを用いた SiO<sub>2</sub> ベース の振動発電素子は 2024 年 4 月に量産化され市場 投入された。

### 5. <u>結論</u>

私が 1988年に NTT に入社した時、第一原理計 算はせいぜい実験結果の解析にしか役立ってお らず、まさか産業界に役立つ日がくるとは全く思 っていなかった。しかし、現在では第一原理計算 が量産化に大きな役割を果たす例は非常に多く なってきている。本稿で最初に紹介した第一原理 計算によって考察した Nano-Sheet FET のプロセ スは現在の LSI 技術の技術動向と一致している。 また、2番目に紹介したカリウムイオンエレクト レットを用いた SiO2 ベースの振動発電素子では、 第一原理計算が中心的な役割を果たした結果、量 産化されるまでに至った。課題は、SiO5 構造は理 論的に予言したものであるが、それを実験的に観 測することである。私は第一原理計算が量産化に 大きく貢献した例に、これまで4回も出会うこと ができた。第一原理計算が産業界を大きく牽引す る未来を心から待ち望んでいる。



Fig. 11: Experimentally observed electric potential with and without additional oxidation.

## References

[1] G. Hashiguchi et al., AIP Advances **6**, 035004 (2016).

[2] G. Kresse and D. Joubert, Phys. Rev. B 59, 1758 (1999)

[3] P. E. Blochl, Phys. Rev. B 50, 17953 (1994)

[4] J. P. Perdew et al., Phys. Rev. Lett. 77, 3865 (1996).

[5] H. Kageshima and K. Shiraishi, Phys. Rev. Lett. 81, 5936 (1998).

[6] M. Suzuki et al., J. of Microelectromechanical Systems, **25**, 652 (2016).

- [7] H. Koga et al., Mircromachines, **8**, 293 (2017).
- [8] Y. Tohyama et al., **31**, 2779-2802 (2019).
- [9] H. Toshiyoshi et al., Vac. Surf. Sci., **63**. 223

(2020).

[10] C. Sano et al., Micromachines, 11, 267 (2020).

- [11] T. Nakansihi et al., Appl. Phys. Lett. **117**, 193902 (2020).
- [12] Y. Ohata et al., Appl. Phys. Lett. 121, 243903 (2022).

# キャビティ付き集積熱電デバイスの微細化効果

## The Effect of Miniaturization of Integrated Thermoelectric Device with Cavity

三浦 拓也, Md Mehdee Hasan Mahfuz, 松木 武雄, 渡邊 孝信

早稻田大学 〒169-8555 東京都新宿区大久保 3-4-1

Takuya Miura, Md Mehdee Hasan Mahfuz, Takeo Matsuki, Takanobu Watanabe

Waseda University, 3-4-1 Ookubo Shinjuku, Tokyo 169-8555, Japan

Tel: 03-5286-1621, Fax: 03-5286-1719 (e-mail:t-miura@suou.waseda.jp)

## <u>Abstract</u>

We investigated the effect of introducing cavity space underneath the Si nanowire (Si-NW) thermoelements and the dependence of the Thermoelectric (TE) performance on the cavity size and Si-NW length. If the cavity does not reach the Si-NW region, the areal power density can be increased by shortening the Si-NW. When the cavity extends over the entire Si-NW region, the power density peaked at a certain length of the Si-NW. These results indicate that the introduction of cavities improves power generation performance, but there is a limit to performance improvement through miniaturization.

## 1. はじめに

環境中に存在する微小なエネルギーから電 力を得るエナジーハーベスティング技術が近 年注目されている。我々は未利用な熱エネルギ ーに着目し、Si 集積回路技術で作製可能な平面 型集積熱電デバイス (Planner Thermoelectric Generator: TEG) の開発を行っている。この熱電 デバイスは Si をナノワイヤ状に加工した Si ナ ノワイヤ (Si-NW) を発電部に利用している。 従来、バルク状の Si は高い熱伝導率を有し、熱 電材料として不向きであるとされてきたが、 2008年に Si を Si-NW 状に加工すると熱伝導率 が低下し、熱電材料に適した熱電性能指数を得 ることが明らかになった[1、2]。我々が提案する 熱電デバイスでは、ヒートガイド (HG) と呼ぶ 金属からなる導熱路を通じて、Si 基板上に横た わった Si-NW の片側に熱が選択的に注入され ることで Si-NW に急峻な温度勾配が形成され、 ゼーベック効果により電位差が生じる。この発 電部を多数、直列に接続させることでより大き な電位差に変換する[3]。これまでの試作では、 Si 基板中にキャビティ(空洞)を設けないキャビ ティフリー構造を採用し、Si-NW を短くするほ ど単位面積当たりの発電密度が増すことを実 証した[4]。さらに発電性能を向上させるには、 Si 基板にキャビティを設け、注入された熱が基 板裏面に抜けるのを抑制することが効果的と 考えられる。これにより Si-NW 両端の温度差が 増大すると期待されるからである。そこで今回、 キャビティ付き平面型集積熱電デバイスを実 際に作製し、キャビティ導入の効果と Si-NW 長 を縮小したときの効果を調査した。

### 2. 実験条件

作製したデバイスの光学顕微鏡像を Fig. 1、 断面 SEM 像を Fig. 2 断面模式図を Fig. 3 に示 す。作製したデバイスは Fig. 3 を 1 ペアとした 時、最大 42 ペア直列に接続したものである。 SOI 基板(SOI 膜 = 120nm、BOX=145nm、Si 基 板 = 745µm)からなる SOI 基板に高温側、低温 側Si-Padとそれらを結ぶ、長さ0.25から10µm、 幅 100nm の Si-NW120 本をドライエッチングに より作製した。Si-NW の表面保護のために熱酸 化を行い、5nmのSiO2膜を形成した。その後、 P+イオンを20keVの加速電圧で5×10<sup>15</sup>/cm<sup>2</sup>注入 し、1000℃、10秒間の活性化アニールを行い、 n型の TEG を作製した。その上にプラズマ CVD で第一層間絶縁膜である SiO2 を成膜した。その 後、エッチングにより 1.8×1.8 µm<sup>2</sup>のコンタクト ホールを形成した後、熱電変換部と電気的配線 層を接続する 300nm の W プラグをプラズマ CVD で成膜、CMP で平坦化を行った。その後、

PVD により TiN (50nm) / AlCu (200nm) / TiN (30nm) / Ti (20nm)の第一配線層を成膜した。その後、プラズマ CVD で第二層間絶縁膜である SiO<sub>2</sub>を 500nm 成膜し、CMP で平坦化を行った。 その後、高温側 Si-Pad 上にビアホールを形成し、100nm の絶縁層を形成した。その後 PVD により、TiN (50nm) / AlCu (400nm) / TiN (30nm) / Ti (20nm)のヒートガイド (HG)を形成した。最後に高温側 Si-Pad 下部に形成されたキャビティは第一、第二層間絶縁膜にエッチングウィンドウを形成した後に、XeF<sub>2</sub>ガスを用いたドライエッチングにてそれぞれ 0、5、8.3、14、20µm のキャビティ幅 (W<sub>cav</sub>)を持つデバイスを作製した。

発電性能の測定手順は以下の通りである。試料は 21.6℃に保たれたステージ上に置き、接触抵抗を抑えるため、熱伝導率 0.76 W / mK の Si ペーストと 1.7 W / mK の導熱用のカーボンシートをデバイスとステージの間に挿入した。次にステージ温度を 20℃から 40℃まで変化させ、HG の抵抗温度係数を算出した。算出した抵抗温度係数に基づき、ステージとの温度差が 5.8℃に維持されるように、HG に流す電流値を制御し、TE デバイスの開放電圧 Voc [V] を測定した。また、デバイスの内部抵抗 R [ $\Omega$ ] を4端子測定法で計測した。

1	l pair			
		 ICCALCERSE		
•			朝朝	<u>10μm</u>

Fig. 1 Optical microscope image of the fabricated device



Fig. 2 Cross-sectional SEM image



Fig. 3 The schematic diagram of the unit structure (1 pair) of TE device with cavity

### 3. 結果および考察

作製した TE デバイスの内部抵抗の測定結果 を Fig. 4、開放電圧の測定結果を Fig. 5 に示す。



Fig 5 Voc per one pair

今回作製した試料の範囲では概ね、キャビティ 幅が大きくなるほど開放電圧が増加する傾向 が見られた。ただしキャビティ幅Wcav=20µmで は、Si-NW 長が 5µm 以下の領域でWcav=14µm の場合と比べて開放電圧が減少している。 Wcav=20µmではキャビティの端が低温側 Si-Pad まで到達し、Si-NW の低温側と基板の間の熱抵 抗が増大するため、Si-NW 両端の温度差が減少 したと考えられる。



Fig. 6 Areal power density

Fig. 6 に発電密度の測定結果を示す。発電密 度は P<sub>density</sub> = V<sub>oc</sub><sup>2</sup>/(4RA)で与えられる。V<sub>oc</sub>は開 放電圧、R はデバイスの内部抵抗、A はデバイ スの面積を示す。W<sub>cav</sub>≤8.3µm で Si-NW 長が短 くなるほど発電密度が増加していく傾向が見 られる。また、W<sub>cav</sub>≥14µm では発電密度のピー クが Si-NW が長い方へシフトしていることが 分かる。Fig.7に、FEM シミュレーションソフ トウェア COMSOL Multiphysics を用いて解析し た W<sub>cav</sub>=5µm の時と W<sub>cav</sub>=14µm の時の Si-NW 間 の内部温度分布を示す。Wcav=5µmの時、Si-NW が長くなると温度勾配がほぼなくなっている。 ·方 W<sub>cav</sub>=14µm の時は、Si-NW が長くなっても NW 全体にわたって温度勾配が維持されている。 以上の結果から、キャビティ幅が大きくなるほ ど Si-NW 両端の温度差が増大し、その効果は Si-NW を長くするほど顕著であることを示し ている。Si-NW が長くなるほどデバイスの内部 抵抗と占有面積が増大するが、それ以上に開放 電圧の増加の影響が勝ったため、発電密度のピ ークが Si-NW が長い方向ヘシフトしたと考え られる。



Fig. 7 Internal temperature distribution between Si-NW when cavity width is  $5\mu m$  and  $14\mu m$ 

### 4. まとめ

本研究では、キャビティ導入の効果をキャビ ティのサイズと Si-NW 長を様々に変化させて 調査した。キャビティを導入することで全体的 に発電性能が向上した。キャビティが Si-NW の 下部に達しない場合は、発電密度は Si-NW が短 くなるほど増加するが、キャビティが Si-NW の 下部全体に広がると、発電密度のピークが長 Si-NW 側にシフトした。以上から、適度なサイズ のキャビティの導入により発電密度は向上す るが、微細化による性能向上の限界も早く訪れ ることが判明した。

#### 謝辞

本研究は科研費・基盤研究 B(23K22800)、JST-CREST(JPMJCR15Q7, JPMJCR19Q5)、AIST-SCR の支援により実施された。

### 参考文献

- [1] A. Hochbaum et al., Nature, 451, 163 (2008).
- [2] A. Boukai et al., Nature, 451, 168 (2008).
- [3] T. Watanabe et al., EDTM Proc. Tech. Papers, (2017) 86.
- [4] S. Arai, et al., Jpn. J. Appl. Phys. 63, 02SP38 (2024).

## Identification of Temperature Difference Across the Thermoelements of an Integrated Micro Thermoelectric Device

荒山 瀧一朗, 三浦 拓也, Md Mehdee Hasan Mahfuz, 松木 武夫, 渡邊 孝信

早稲田大学 〒169-8555 東京都新宿区大久保 3-4-1 Ryuichiro Arayama, Takuya Miura, Md Mehdee Hasan Mahfuz, Takeo Matsuki, Takanobu Watanabe Waseda University, 3-4-1Okubo, Shinzyuku-ku, Tokyo 169-8555, Japan Phone: 03-5286-1621, Fax: 03-5286-1719 (e-mail:ryuu1224@fuji.waseda.jp)

## <u>Abstract</u>

Silicon nanowires (Si-NWs) have attracted attention for use in micro-thermoelectric generators (TEG) because of their low thermal conductivity. In this study, the Seebeck coefficient of the Si-NW was precisely measured to identify the temperature difference ( $\Delta T$ ) across the Si-NW in an integrated TEG. The  $\Delta T$  across the ends of the Si-NW in the integrated TEG was identified to be 6.8-8.5% of the total applied  $\Delta T$  of the device. This indicates that there is plenty room to improve the power generation efficiency by increasing the  $\Delta T$  across the Si-NWs through optimization of the device structure.

### 1. はじめに

身の回りの微小なエネルギーから発電する エナジーハーベスティング技術のひとつとし て、我々は熱エネルギーを利用した熱電発電の 研究を行っている。熱電材料は高い無次元性能 指数  $ZT=S^2\sigma/\kappa T$  (S: ゼーベック係数、 $\sigma$ : 電気伝 導率、κ:熱伝導率)が要求される。Siナノワイ ヤ (Si-NW) は熱伝導率が低いため、バルク Si よりも無次元性能指数 ZT が大きいことが報告 されており<sup>[1,2]</sup>、多くの研究グループが Si-NW を熱電材料として用いたマイクロ熱電デバイ スの開発を行っている。著者らの研究グループ は、ヒートガイド (HG)<sup>[3]</sup>と呼ばれる金属配線 を介して、Si 基板上に横たわる Si-NW の一端 に選択的に熱を伝達する新しい Si ベースの熱 電デバイス(Thermoelectric Generator: TEG)構 造を提案した(Fig.1)。このデバイスは、Si-NWの両端間に温度差をつけることで起電力を発 生させる。デバイスの上面と下面の温度は測定 可能であるが、実際に発電している Si-NW 両端 に印加される温度差は直接測定することが困 難である。本研究では、Si-CMOS プロセスで作 製した集積型 TEG の熱電発電が起こる Si-NW 部の熱電性能を明らかにするため、同プロセス で作製した熱電性能評価用の Si-NW デバイス を用いて電気伝導率とゼーベック係数の精密 測定を行い、集積型 TEG における Si-NW 部分 の実際の温度差を特定した。



Fig.1 (a) Bird's-eye view and (b) crosssectional view of the fabricated integrated TEG.

### 2. 実験方法

Fig.1 に模式的に示す集積型 TEG と同時に製 作した熱電性能評価用 Si-NW デバイスの上面 模式図と断面図を Fig. 2 に、等価回路図を Fig. 3に示す。この実験では、Si部分のイオン注入 量を変えた4種類のデバイスを作製した。まず、 SOI 基板(SOI 膜=120nm、BOX 層(SiO<sub>2</sub>)= 145nm、Si 基板層=745µm)の Si 層を加工し、 Si-Pad と Si-NW を形成した。次に、P<sup>+</sup>イオンを 4 水準 (7.0×10<sup>14</sup>、1.0×10<sup>15</sup>、2.0×10<sup>15</sup>、6.7× 10<sup>15</sup> ions/cm<sup>2</sup>) で注入して N 型領域を形成した 後、活性化のためアニール処理を行った。続い て層間絶縁層を成膜した後、W プラグを形成し た。その後金属(TiN/AlCu/TiN/Ti)を300nm 成 膜し、第 1 配線金属層を形成した。プラズマ CVD と CMP により、約 320nm の層間絶縁膜を 形成した。via ホール形成後、HG 金属が位置す る場所にさらに層間絶縁膜 100nm を選択的に 形成し、HG および第2 配線金属層として金属 (TiN/AlCu/TiN/Ti)を 500nm 成膜した。ただし Fig.2に示す熱電性能評価用 Si-NW デバイスは 第一配線金属層を通電加熱するため、HG 及び それに伴う層間絶縁膜は形成されない。最後に、 Si 基板を XeF<sub>2</sub>ガスでドライエッチングし、Fig. 4 に示すように Si-NW と Al wiring heater の下に Cavity と呼ぶばれる空洞を形成した。この Cavity により、Si 基板への熱漏れが減少し、主 に Si-NW に熱が伝達されることで、ゼーベック 係数を精密に測定することができる。

ゼーベック係数の測定は以下の手順で行っ た。Fig. 2、Fig. 3 に示すように、熱電性能評価 用 Si-NW デバイスは Al wiring heater (L=200 $\mu$ m、 W=900nm) と Si-resistor (L=200 $\mu$ m、W=700nm) からなるブリッジ回路である。まず、ブリッジ 回路を構成する Al wiring heater と Si-resistor の 電気抵抗を測定する。次に、熱起電力測定用 Si-NW (L=50 $\mu$ m、W=100nm、200nm、500nm、1 $\mu$ m、 2 $\mu$ m、5 $\mu$ m) の電気伝導率と熱起電力を測定した。 Al wiring heater と Si-resistor はブリッジ回路を 形成するため、Fig. 2、Fig. 3 中の α と γ が等電 位となり、β-γ 間の起電力が Si-NW の熱起電力 となる。測定時の Si-NW の高温側の温度は、直 接接続した Al wiring heater の抵抗温度計から見 積もった。

最後に集積型 TEG における Si-NW 部分の実際の温度差を測定した。上記で測定したゼーベック係数 S と集積 TEG の開放電圧 V から、ゼーベック効果の式  $V=S\Delta T$  を用いて、Si-NW 部

分の温度差 AT を算出した。



Fig. 2 (a) Top schematic and (b) A-A' crosssectional view of the Si-NW device for TE performance evaluation.



Fig. 3 Equivalent circuit diagram of the Si-NW device for TE performance evaluation.





Fig. 4 (a) Microscopic and (b) SEM top view image of the TE parameter measurement device with cavity.

### 3. 結果および考察

ゼーベック係数は、Si-NW の熱起電圧から Si-NW 両端の温度差で割って求めた。Si-NW の高 温側の温度は Al wiring heater の温度から推定し、 反対側の温度は基板温度とした。Fig.5 は、イオ ン注入量の異なる 4 水準のデバイスについて、 電気伝導率と Si-NW 幅の関係を示したもので ある。Si-NW 幅が大きくなるにつれて、電気伝 導率も大きくなった。同様の結果は Boukai ら<sup>[4]</sup> も報告しており、NW 幅の増加に伴う電気伝導 率の増加は、量子閉じ込めが減少してバンド ギャップが減少し、より多くのキャリアが伝導 に寄与したと考察している。しかし、後述する ように、本研究で観測された電気伝導率の増大 は、NW 内の不純物の外方拡散量の低下による と考えた方が自然である。

Fig. 6 に、イオン注入量の異なるデバイスについて、ゼーベック係数と Si-NW 幅の関係を示す。イオン注入量が増加するにつれて、ゼーベック効果は減少した。本研究では、イオン注入以前に Si-NW 等を形成したため、Si-NW 幅が小

さいほどアニールによる活性化中の不純物の 外方拡散が促進されていると考えられる。上述 の電気伝導率の変化も、不純物濃度の違いで説 明できる。不純物の外方拡散を抑制するには、 イオン注入後に Si-NW を形成することが有効 と考えられる。

次に、集積型 TEG 上部の HG を通電加熱し、 HG と試料ステージの間に 1.9 K の温度差を印 加して開放電圧を測定した。本研究で測定した ゼーベック係数を用いて、Si-NW 部分の両端の 温度差  $\Delta T$  は Si-NW 長が 10、30、70  $\mu$ m の時、 それぞれ 0.13、0.15、0.16 K であることがわか った。つまり Fig. 7 に示すように、Si-NW 部分 にはデバイス全体に印加した温度差の約 6.8~ 8.5%しか印加していないことがわかった。Si-NW 両端の温度差  $\Delta T$  は、裏面研磨によって基 板を薄くし、基板の熱抵抗を下げることでさら に向上させることができる<sup>[5]</sup>。



Fig. 5 Electrical conductivity dependence on the width of the Si-NW.



Fig. 6 Dependence of the Seebeck coefficient on the width of the Si-NW.

(a)



Fig. 7 Temperature difference across the Si-NWs and surfaces of the integrated TEG.  $\Delta T_{Device}$  denotes applied temperature difference between the top and bottom surfaces of the integrated TEG,  $\Delta T_{Si-NW}$  is the temperature difference across the Si-NWs.

4. まとめ

Si-NWのゼーベック係数は、Si 基板に Cavity と呼ばれる空洞を設けたデバイスで精密に測 定された。精密に測定されたゼーベック係数を 用いると、集積型 TEGの発電部分である Si-NW の両端の温度差は、デバイスの上下面に印加し た温度差の 6.8~8.5%程度に過ぎないことがわ かった。熱電素子に印加する温度差を大きくす るために、デバイス構造や材料を最適化するこ とにより、発電性能を向上させる余地が大きい と言える<sup>[6]</sup>。

## 【謝辞】

本研究は JST-CREST(JPMJCR19Q5) 、科研費 (22H0150)の助成を受けた。また、測定方法を指 導いただいた静岡大名誉教授の猪川洋先生に 感謝いたします。

### 参考文献

- [1] Hochbaum et al., Nature 451, 163 (2008).
- [2] A. Boukai et al., Nature, 451, 168 (2008).
- [3] T. Watanabe et al., IEEE EDTM Proc. Tech. Papers (2017) 86
- [4] A. I. Boukai, Y. Bunimovich, J. Tahir-Kheli, J.-K. Yu, W. A. Goddard, III, and J. R. Heath, Nature 451, 168 (2008).
- [5] S. Arai, T. Miura, M. M. H. Mahfuz, T. Matsuki, Y. Miyake, R. Arayama and T. Watanabe, Jpn. J. Appl. Phys. 63, SP38 (2024).
- [6] R. Arayama, T. Miura, M. M. H. Mahfuz, T. Matsuki and T. Watanabe, Jpn. J. Appl. Phys., JJAP-S1104181.R1 (2024) [Submitted]

# アルカリ金属で作製されるアモルファスSiO2薄膜エレクトレットの

## 第一原理計算による帯電状態評価

# Evaluation of the charged state of amorphous $SiO_2$ thin film electrets prepared with alkali metals by first-principles calculations.

桐越 大貴¹, 大畑 慶記¹, 洗平 昌晃¹,石黒 巧真²,三屋 裕幸²,年吉 洋³,橋口 原⁴,白石 賢二¹

1 名古屋大学 〒464-8601 愛知県名古屋市千種区不老町
 2 株式会社鷺宮製作所 〒169-0072 東京都新宿区大久保3丁目8-2
 3 東京大学 〒153-8505 東京都目黒区駒場4-6-1
 4 静岡大学 〒422-8529 静岡県静岡市駿河区大谷836

Taiki Kirikoshi<sup>1</sup>, Yoshiki Ohata<sup>1</sup>, Masaki Araidai<sup>1</sup>, Takuma Ishiguro<sup>2</sup>, Hiroyuki Mitsuya<sup>2</sup>, Hiroshi Toshiyoshi<sup>3</sup>, Gen Hashiguchi<sup>4</sup>, Kenji Shiraishi<sup>1</sup>

1 Nagoya University, Furocho, Chikusa, Nagoya, Aichi 464-8601, Japan 2 SAGINOMIYA SEISAKUSHO, INC. 3-8-2 Okubo, Shinjuku, Tokyo 169-0072, Japan 3 The University of Tokyo, 4-6-1 Komaba, Meguro, Tokyo 153-8505, Japan 4 Shizuoka University, 836 Ohtani, Suruga, Shizuoka, Shizuoka 422-8529, Japan

e-mail: kirikoshi.taiki.d6@s.mail.nagoya-u.ac.jp

## <u>Abstract</u>

In recent years, energy harvesting technologies that capture unused forms of energy, such as heat, light, and vibration, and convert them into electrical energy is gaining significant attention. Among these, vibration-based power generation using potassium ion electrets is particularly promising for societal implementation as an autonomous power generation device, due to its ability to generate power with minimal environmental dependence. Potassium ion electrets are materials formed by covalent Si-O bonds, which have drawn attention for their stability as charging materials. These materials are created by inserting K atoms into amorphous SiO<sub>2</sub>, applying voltage at high temperature, and subsequently removing  $K^+$  ions, resulting in the formation of a SiO<sub>5</sub> structure. This SiO<sub>5</sub> structure is known to be semi-permanently negatively charged. Our research group has confirmed, through theoretical calculations, that the SiO<sub>5</sub> structure is repeatedly formed in potassium ion electrets and that the accumulation of negative charges originates from this structure. However, the SiO<sub>5</sub> structure does not exhibit easily detectable characteristic properties, making its experimental observation challenging. Therefore, our research focused on the goal of experimentally confirming the SiO<sub>5</sub> structure. In this study, we present a detailed exploration of the SiO<sub>5</sub> structure's characteristic properties through first-principles calculations, followed by an experimental verification of its existence.

1. はじめに

近年、熱、光、振動など普段利用されないエ ネルギーを収集し、電気エネルギーとして有効 活用するエネルギーハーベスティング技術が 注目を集めている。特に、振動発電は、発電量 が環境条件に左右されにくく、自律発電デバイ スとしての社会実装が期待されている。

カリウムイオンエレクトレットは、Si-0 結合 という共有結合で構成された材料であり、安定 した帯電材料として注目を集めている。この材 料は、アモルファス SiO2 に K 原子を挿入し、そ の後高温下で電圧を印加して K<sup>+</sup>イオンを除去 することでアモルファス SiO2 が負電荷を帯び ることが特徴の材料である<sup>1)</sup>。我々の研究グル ープはこの負電荷の起源が Si05 構造によるも のだという可能性を理論計算で発見した<sup>2)</sup>(図 1)。我々の理論的な Si05構造の発見はカリウム イオンエレクトレットを用いた振動発電素子 の研究開発を一気に加速させて、そしてついに、 カリウムイオンエレクトレットを用いた振動 発電素子は MEMS デバイスにおいて 2024 年 4 月 に量産化され、次世代のエネルギーハーベステ ィング材料として期待されている<sup>3)</sup>。

我々の研究グループでは、カリウムイオンエ

レクトレット内の Si0<sub>5</sub> 構造が理論計算によっ て幾度も形成されることを確認しており、負電 荷の蓄積起源が Si0<sub>5</sub> 構造にあることを裏付け てきた。しかしながら、Si0<sub>5</sub>構造は実験的に容 易に観察できる特徴的な性質を持っていない。 この課題に対し、我々の研究グループは、実験 による Si0<sub>5</sub> 構造の直接確認を目標に研究を進 めてきた。

本研究では、第一原理計算を用いて Si0<sub>5</sub>構造の特徴的な性質を探索するとともに、実験を通じた Si0<sub>5</sub>構造の確認について議論する。

2. 計算手法

本研究の計算ではカリウムイオンエレクト レットの計算モデル(カリウム1原子、水素1原 子、酸素 97 原子、ケイ素 48 原子)<sup>4)</sup>とアモルフ ァス SiO<sub>2</sub>モデル(酸素 96 原子、ケイ素 48 原子) を MD 計算と構造最適化計算を用いて作製し、 カリウムイオンエレクトレットの計算モデル (図 1)とアモルファス SiO<sub>2</sub>モデルを得た。その 後、特徴的な構造の解析や電子状態密度を計算 し、解析した。なお、計算プログラムには VASP<sup>5)</sup> を使用した。



Fig.1: (a) depicts the potassium ion electret model, (b) highlights the SiO<sub>5</sub> structure within the potassium ion electret model along with the charges of the Si and O atoms comprising the structure (unit: elementary charge), and (c) illustrates the potassium atom in the model and its charge.



Fig.2: (a) shows a computational model of the potassium ion electret after voltage application, where blue spheres represent Si atoms, red spheres represent O atoms, and green spheres indicate Si atoms forming the SiO<sub>5</sub> structure. (b) highlights the SiO<sub>5</sub> structure in detail.

3. 結果および考察

図1に示したカリウムイオンエレクトレッ トモデルは、電圧印加によりカリウム原子を SiO<sub>2</sub>薄膜から移動させる前の状態を表してい る。実際に薄膜が負に帯電するのは、電圧印 加によってカリウムイオンを移動させた後で ある。電圧印加後にカリウムイオンが移動し たことを想定したカリウムイオンエレクトレ ットモデルを図2に示す。図2から、カリウ ムイオンを除去した後でもカリウムイオンエ レクトレットモデル内のSiO<sub>5</sub>構造が維持され ており、その構造が堅固であることが確認で きる。

さらに、図3(a) (b)には、カリウムイオンエ レクトレットモデルとアモルファスSiO<sub>2</sub>モデ ルそれぞれにおける全てのSi-0 結合長を計算 し、グラフとして示した。この図3の(a)と (b)を比較すると、カリウムイオンエレクトレ ットモデルでは他の結合と比べて5つほど結 合長が大きくなっていることがわかる。これ ら5つの結合は、すべてカリウムイオンエレ クトレットモデル内でSiO<sub>5</sub>構造を形成してい るSi-0 結合である。この結合長の違いは、カ リウムイオンエレクトレットの特徴的な構造 として無視できない重要な要素である。 この Si0<sub>5</sub>構造の Si-0 結合長が引き伸ばされ る原因として、酸素原子同士のクーロン反発 が考えられる。通常の Si0<sub>2</sub>では、Si 原子には 4 つの酸素原子が結合している。この場合、Si と酸素原子の電気陰性度の差により、酸素原 子側に電子が多く供給され、酸素原子は負電 荷を、Si 原子は正電荷を帯びる。その結果、 クーロン相互作用が最も安定となる距離で結 合が形成される。しかし、カリウムイオンエ レクトレットでは、Si 原子に5 つの酸素原子 が結合する。そのため、Si0<sub>5</sub>構造の Si 原子周 辺では酸素原子の密度が高くなり、酸素原子 間のクーロン反発が増加する。このクーロン 反発によるエネルギーバランスを整えるた め、Si-0 結合長が長くなると考えられる。

次に、アモルファスSi0<sub>2</sub>モデルとカリウム イオンエレクトレットモデルの電子状態密度 計算の結果を図4に示す。価電子帯上端の状 態密度に注目すると、カリウムイオンエレク トレットモデルの状態密度が0.3~1.3eV ほど 上方へ遷移していることが確認できる。この 上方遷移には、Si0<sub>5</sub>構造由来の酸素原子が寄 与していることも明らかになった。



Fig.3: (a) is a graph showing the bond lengths of all Si-O bonds in the potassium ion electret model. (b) presents a similar graph for amorphousSiO<sub>2</sub>. The horizontal axis represents the bond number, which identifies each bond, while the vertical axis shows the bond length. The five bonds within the red frame in graph (a) correspond to the Si-O bonds forming the SiO<sub>5</sub> structure. The orange line represents the average bond length, which is 1.63 Å in both graphs (a) and (b).

このカリウムイオンエレクトレットモデル の価電子帯上端の状態の波動関数を図5に示す。 図5から、この特徴的な電子状態を形成してい るのは、Si05構造由来の酸素原子のローンペア であることがわかる。通常のアモルファスSi02 においても、価電子帯上端の電子状態は酸素原 子のローンペアによって構成されている。した がって、図4および図5より、カリウムイオン エレクトレットを構成する酸素原子のローン ペアの準位が何らかの影響で価電子帯の最上 端まで遷移したと考えられる。

この上方遷移の原因として、Si05構造由来の Si-0 結合長が挙げられる。図 3 から、Si0<sub>5</sub>構造 由来の Si-0 結合長の平均は 1.73 Å であり、そ れ以外の Si-0 結合の平均は 1.63 Å (実験値と 一致)である。平均の差は0.1Åとなる。また、 Bader Charge 解析により、Si の帯電量は+3.2e、 酸素の帯電量は-1.6e である。この結合長の差 と帯電量を用いて、Si が作る電位内での酸素原 子のクーロンポテンシャルの差を計算した結 果、0.67 eV となり、これが電子状態密度の上 方遷移のエネルギー差に相当する。したがって、 カリウムイオンエレクトレットモデルの電子 状態密度の価電子帯上端の状態の上方遷移は、 Si-0 結合長の増加による酸素原子のローンペ アのクーロンポテンシャルの増加によって引 き起こされていると考えられる。

また、この第一原理計算の結果を踏まえ、XPS 測定でカリウムイオンエレクトレットの電子 の束縛エネルギーを測定した結果を図6に示す。 図6の価電子帯上端に注目すると、カリウムイ オンエレクトレットと通常のアモルファスSiO<sub>2</sub> では明らかな差異が見られた。この差異の原因 として、二つの可能性が考えられる。一つはSi05 構造由来の価電子帯上端の状態密度の差異で あり、もう一つはカリウムの存在による影響で ある。カリウムイオンエレクトレットと通常の アモルファス SiO<sub>2</sub> との違いとして、SiO<sub>5</sub>構造の 有無以外にも微小に存在するカリウムの影響 が考えられる。そこで、カリウムが系に存在し ている時のカリウムイオンエレクトレットモ デルでも電子状態密度を計算した(図7)。図7 から、カリウムは価電子帯上端および価電子帯 の酸素原子のローンペアの準位付近には状態 を持たないことがわかる。したがって、XPS 測 定で見られた価電子帯上端の束縛エネルギー の差異は、Si05構造由来の状態密度の変化によ る差異であると考えられる。また、束縛エネル ギーの違いが見られるエネルギー帯は価電子 帯から約1eVほど上方の位置であり、これは状 態密度の上方遷移の値と一致しており、この可 能性を後押しする結果となっている。この結果 を踏まえ、さらなる実験的検証を行い、Si0₅構 造の存在を確かめる必要がある。



Fig.4: This graph shows the electronic density of states for the computational model. The blue line represents the potassium ion electret, while the gray line corresponds to amorphous  $SiO_2$ . The orange line indicates the local density of states for the oxygen atoms forming the  $SiO_5$  structure.



Fig.5: (a) is a visualization of the wave function of the top state of the valence band of the potassium ion electret model. We can see that the wavefunction is localized around the SiO<sub>5</sub> structure. (b) is a visualization of the wave function of the top state of the valence band when focusing on the SiO<sub>5</sub> structure. This figure represents a lone pair of oxygen atoms.



Fig.6: This graph presents the binding energy of electrons at the top of the valence band for both amorphous  $SiO_2$  and potassium ion electret. The red line represents the binding energy of the potassium ion electret, while the blue line corresponds to that of amorphous  $SiO_2$ . The red frame highlights the change in binding energy caused by the  $SiO_5$  structure.



Fig.7: A graph showing the electronic density of states for a potassium ion electret model that includes potassium. The density of states corresponding to potassium does not appear at the top of the valence band.

### 4. まとめ

カリウムイオンエレクトレットにおける負 電荷の蓄積の起源である Si0<sub>5</sub>構造の検出は、振 動発電デバイスの信頼性を確立するために非 常に重要な課題であった。これまではこの構造 を実験的に直接観察することは難しく、その存 在を証明する方法が求められていた。しかし、 今回の研究により、Si0<sub>5</sub>構造の特徴が明らかと なり、実験的検出の可能性を示すことができた。 また、XPS 測定では理論計算の結果とよく一致 する結果を得ることができ Si0<sub>5</sub>構造の存在の 可能性が高まった。このSi0<sub>5</sub>構造の存在をより 確実に証明するためには更なる実験的検証を 行う必要がある。更なる実験によりSi0<sub>5</sub>構造の 存在が検出されれば、カリウムイオンエレクト レットを利用したデバイスの性能と信頼性が 大きく向上することが期待される。また、カリ ウムイオンエレクトレット材料が持つ特異な 帯電特性とその安定性に関する新たな理解を 提供し、エナジーハーベスティング技術におけ る新たな進展を可能にする重要な一歩となる。

### 謝辞

本研究は JST-CREST (JPMJCR15Q4 と JPMJCR19Q2)の支援を受けて行われた。

#### 参考文献

- [1] G. Hashiguchi et al., AIP Advance, 6, 035004 (2016).
- [2] T. Nakanishi et al., Appl. Phys. Lett. 117, 193902 (2020).
- [3] H.Honma et al, J. Micromech. Microeng. 28 064005 (2018)
- [4] Y. Ohata et al. Jpn. J. Appl. Phys. 61, SH1013 (2022).
- [5] G. Kresse and D. Joubert, Phys. Rev. B 59, 1758 (1999).

# CMOS イメージセンサの特性向上に寄与する新たな機能性シリコンウェーハの研究

# Study on new functional silicon wafers with reduction effect on interface state density for CMOS image sensors

奥山 亮輔1

1 株式会社 SUMCO 〒849-4256 佐賀県伊万里市山代町久原 1-52 Ryosuke Okuyama<sup>1</sup>

1 SUMCO Corporation, 1-52 Kubara, Yamashiro-cho, Imari, Saga 849-4256, Japan Tel:+ 81-955-20-2298, Fax: + 81-955-20-2294 (e-mail:rokuyama@sumcosi.com)

### <u>Abstract</u>

The trapping and diffusion behavior of hydrogen in the implanted region of a hydrocarbon-molecular ion was investigated by secondary ion mass spectrometry (SIMS) for advanced CMOS image sensors. The hydrogen diffusion behavior contributes to passivating the interface state density of isolation region during the CMOS image sensor fabrication process. This study clarified the hydrogen diffusion behavior after heat treatment. We derived the dissociation activation energy from the implanted region of a hydrocarbon-molecular ion, assuming a dissociation reaction. The activation energy was obtained  $0.76\pm0.04 \text{ eV}$ . This activation energy is extremely close to that for C-H<sub>2</sub> binding energy. We consider that hydrogen forms a binding state with a carbon and silicon self-interstitial cluster (C/I cluster). Consequently, hydrogen in the implanted region of a hydrocarbon-molecular-ion forms a binding state.

### 1. はじめに

幅広い分野で撮像用デバイスとして使用さ れている CMOS イメージセンサは一眼レフカ メラやスマートフォンだけでなく,車載,監視 用といった幅広い分野に応用されている. CMOS イメージセンサに高性能化のための改 善すべき技術課題として,重金属汚染に起因し た白キズ欠陥や暗電流の低減<sup>1-3)</sup>,シリコン基板 からデバイスの活性層に外方拡散し,酸素起因 の欠陥による残像特性の劣化の改善<sup>4)</sup>,および Deep Trench Isolation などの素子分離領域の界面 欠陥準位 (D<sub>i</sub>) によるリーク電流の低減が求め られている <sup>5,6)</sup>. これら CMOS イメージセンサ の電気的特性改善のため,我々は炭化水素化合 物をソースガスとした分子イオン注入を用い た近接ゲッタリングエピタキシャルウェーハ の開発をおこなってきた<sup>7-12)</sup>.この炭化水素分 子イオン注入エピタキシャルウェーハは上述 した CMOS イメージセンサの技術課題の改善 に有用な三つの特長を有している.第一に,重 金属不純物に対する高いゲッタリング能力<sup>7-10)</sup>. 第二に,酸素不純物に対する拡散抑制効果<sup>7-10)</sup>. 第三は,炭化水素分子イオンに含まれる水素を 炭化水素分子イオン注入領域が捕獲し,追加熱 処理時に水素を再放出するという三つの特長 である<sup>11-13)</sup>.これら三つの特長の中で,水素を 一度捕獲し再放出するという特長は従来のシ リコンウェーハにはない機能であり,炭化水素 分子イオン注入エピタキシャルウェーハのユ ニークな特長の一つである.

さらに近年 CMOS イメージセンサに採用さ れている三次元積層構造では多層配線層が形 成されることから, D<sub>it</sub> 低減のための水素フォー ミングガスアニーリング (FGA)において, 水素 原子の大部分が配線層にトラップされるため に, D<sub>it</sub>に対する水素終端効果 (水素パッシベー ション効果)が不十分となることが懸念されて いる<sup>の</sup>.本研究では炭化水素分子イオン注入領 域が水素を捕獲し,さらに追加熱処理時に捕獲 された水素が拡散することによって界面準位 密度が低減可能であることを明らかとした.こ のような手法はこれまでに報告事例がなく,シ リコンウェーハに新たな付加価値を付与でき る可能性を見出した研究である.

2. 実験条件

n型 Si (100)基板に炭素水素分子イオンとし て、 $C_3H_5$ を室温にて注入した.ドーズ量は 1.67 × 10<sup>14</sup> - 3.33 × 10<sup>14</sup> molecular ion/cm<sup>2</sup>とした. 注入エネルギーは 80 keV/molecular ion とした.  $C_3H_5$ 注入後に 5.0  $\mu$ m のエピタキシャル成長を おこない、さらに  $C_3H_5$ 注入領域の水素拡散挙動 評価の熱処理条件として、400 ℃から 1100 ℃、 5 min から 360 min の熱処理をおこなった.  $C_3H_5$ 注入領域の水素の深さ方向の濃度プロファイ ルは Secondary Ion Mass Spectroscopy (SIMS)に よって評価した.

3. 結果および考察

3.1 C<sub>3</sub>H<sub>5</sub>注入領域の水素熱処理拡散挙動

Fig.1はC<sub>3</sub>H<sub>5</sub>を分子イオンドーズ量1.67-3.30 × 10<sup>14</sup> molecular ion/cm<sup>2</sup>条件にて注入した後に エピタキシャル成長をおこなったサンプルの SIMS プロファイルを示している.ドーズ量1.67 - 3.3 × 10<sup>14</sup> molecular/cm<sup>2</sup>条件に対して, それ



Fig. 1 SIMS profile of hydrogen after epitaxial growth with  $C_3H_5$  dose of  $1.67 \times 10^{14}$  and  $3.3 \times 10^{14}$  atoms/cm<sup>2</sup>.



Fig. 2 SIMS profile of hydrogen after heat treatment at 400, 700, 900 and 1100  $^{\circ}$  C.



Fig. 3 Plot of integral values in 1.0  $\mu$  m region around hydrogen peak after heat treatment from 600 to 1100 ° C for 120 min.

ぞれピーク濃度  $4.8 \times 10^{17}$ ,  $1.2 \times 10^{18}$ atoms/cm<sup>3</sup>の水素プロファイルが観察された. エ ピタキシャル成長温度は 1100 ℃の高温である が,水素が注入領域中に捕獲されていることが わかる. 次に,エピタキシャル成長後サンプル に対する熱処理後の水素拡散挙動の評価をお こなった. Fig.2 は 400 ℃から 1100 ℃までの 30 min の熱処理後の水素の SIMS プロファイルを 示している.水素ピーク濃度は熱処理温度に依 存して減少している.しかしながら,1100 ℃の 熱処理後も水素ピークが確認された. Si 中にお ける水素の拡散速度は極めて速く、1100℃の高 温熱処理後に今回の様に水素が高濃度に捕獲 されていることが過去に報告された例はない. この結果から、C<sub>3</sub>H<sub>5</sub>注入領域は水素に対する高 い捕獲能力を示すことが明らかとなった.また, 拡散した水素は界面準位欠陥のパッシベーシ ョンに寄与することが推察される.そのため、 界面準位密度との比較のために拡散した水素 濃度を算出した. Fig.3 は 600 ℃から 1100 ℃, 120 min 熱処理後の水素のピーク深さ前後 1.0 um 領域の水素濃度の積分値をプロットしたも のである. その結果から、初期水素濃度と熱処 理後の水素濃度の差分から拡散した水素濃度 を算出した. 拡散した水素濃度はおよそ1.0 ×  $10^{12}$  atoms/cm<sup>2</sup> から  $9.0 \times 10^{12}$  atoms/cm<sup>2</sup> であ った. 一方, Si(100)/SiO2の界面準位密度はおよ そ 1.0  $\times$  10<sup>10</sup> atoms/cm<sup>2</sup> から 1.0  $\times$  10<sup>11</sup> atoms/cm<sup>2</sup>である<sup>14)</sup>. 拡散した水素濃度の方が界 面準位密度より大きいことから、D<sub>it</sub>低減のため に十分な水素濃度が拡散している結果となっ た.

次に、C<sub>3</sub>H<sub>5</sub>注入領域中に捕獲されている水素 の結合状態を解析するために、注入領域からの 水素の脱離活性化エネルギーの導出を試みた. 水素(H)が注入欠陥(後述する式中でDと仮 定した)から脱離する1次反応式(1)を仮定した. HDは注入領域中に捕獲された水素を示し、k<sub>1</sub> とk<sub>2</sub>はそれぞれ脱離、吸着反応の反応速度定数 である.1次反応式(1)の反応速度式は(2)式とな る.ここで、シリコン中における水素の拡散速 度が速いことから、一度脱離した水素が注入欠 陥に吸着される逆反応の頻度は極めて小さい (k<sub>1</sub>>>k<sub>2</sub>)と仮定した.そのため、反応速度式



**Fig. 4** Plots of logarithm of H concentration on vertical axis and heat-treatment time on horizontal axis.

(2)は式(3)として記述される.反応速度式(3)から熱処理後水素濃度を[HD]、初期水素濃度を [HD]₀とすると式(4)を得ることができる.tは熱 処理時間である.

$$HD \underset{\underset{k_{2}}{\leftarrow}}{\overset{k_{1}}{\rightarrow}} H + D$$
(1)

$$\frac{d[HD]}{dt} = -k_1[HD] + k_2[H][D]$$
(2)

$$\frac{d[HD]}{dt} = -k_1[HD]$$
(3)

$$[HD] = [HD]_0 e^{-k_1 t}$$
(4)

[HD]は SIMS 分析によって得られる水素濃度 であり, [HD]<sub>0</sub> はエピタキシャル成長直後の注 入領域の水素濃度である. さらに式(4)の対数を とると式(5)となる.

$$\ln[HD] = \ln[HD]_0 - k_1 t \tag{5}$$

Fig.4 は 500 ℃から 1100 ℃まで 100 ℃毎の 熱処理後の水素濃度を熱処理時間に対して片 対数グラフに示したものである.水素濃度が熱 処理時間に依存して減少し,かつ線形性を持つ ことが確認された.そのため,仮定した脱離の



Fig. 5 Arrhenius plot of reaction rate constant k.

みの1次反応モデルによって水素拡散挙動が表 現できると考える.反応速度定数  $k_1$ は Fig.4 の 各温度条件に対するプロットの傾きから算出 した.反応速度定数の誤差は $\pm$ 5%であった. Fig.5 は Fig.4 から得られた反応速度定数のアレ ニウスプロットを示したものである.その結果, 脱離活性化エネルギーとして 0.76 $\pm$ 0.04 eV が 見積もられた.

## 3. 2 C<sub>3</sub>H<sub>5</sub>注入領域中の水素脱離メカニズム

C<sub>3</sub>H<sub>5</sub> 注入領域中の水素の結合状態として, C<sub>3</sub>H<sub>5</sub> 注入領域中の炭素によって水素が捕獲さ れている結合状態が考えられる.過去の研究で は、炭素ドープシリコン中の炭素により水素ペ ア(H<sub>2</sub>)が捕獲されることが Hourahine らにより 報告されている<sup>15)</sup>. また,彼らは H<sub>2</sub>と炭素に よる C-H<sub>2</sub> 欠陥の結合エネルギーがおよそ 0.8 eV であることを報告している.この値は導出さ れた脱離活性化エネルギーと近い値であるこ とから注入領域においても C-H<sub>2</sub> 結合状態が形 成されている可能性が高いことが推察できる. しかしながら, C-H<sub>2</sub> 欠陥の結合エネルギー解析 は 900 ℃までの熱処理条件による報告である <sup>15,16)</sup>.炭素クラスター注入領域中の水素は

1100℃の高温熱処理後も高濃度に捕獲されて いることから、C-H2結合が形成されている状態 は従来の報告とは異なっている結合状態が考 えられる. その状態としては、注入領域中の炭 素が複合体を形成しており、その複合体が高温 熱処理時の水素拡散挙動に関係していると推 察している.シリコン中の炭素の複合体の形成 に関しては、Pinacho らが炭素と格子間シリコン (I: Interstitial Si)の複合体 (C/I クラスター) が 炭素リッチなシリコン中に形成されることを 報告している<sup>17)</sup>. C<sub>3</sub>H<sub>5</sub>注入領域では急峻かつ高 濃度な炭素ピークが形成されており、C<sub>3</sub>H<sub>5</sub>の注 入時には格子間シリコンも生成されることか ら, C/I クラスターが注入領域中には形成され る可能性は高いと考えられる. この C/I クラス ターと水素が結合状態を形成することによっ て、C<sub>3</sub>H<sub>5</sub>注入領域では高温熱処理時も水素が捕 獲され、かつ熱処理時に水素が再放出される拡 散挙動が起きていると考えられる.

### 4. まとめ

水素を含んだ炭化水素分子イオン注入をお こなうことにより、エピタキシャル成長後も注 入領域に水素が捕獲されることを見出した.ま た捕獲された捕獲された水素は追加熱処理に よって炭化水素分子イオン注入領域からの再 放出挙動を示した.拡散する水素濃度は界面準 位欠陥密度よりも十分に高い濃度であり界面 準位へのパッシベーション効果が期待できる 結果を得た.さらに、注入領域からの水素の脱 離活性化エネルギーとして 0.76±0.04 eV の値 が得られた.この値は、過去の研究結果から C-H<sub>2</sub>結合エネルギーと近い値であり、炭化水素分 子イオン注入領域中の炭素の複合体である C/I クラスターと、C-H<sub>2</sub>結合状態を形成していると 解釈した.この特徴的なな水素拡散挙動はシリ コンウェーハにおける新たな機能を提供する ものであり, CMOS イメージセンサの更なる高 性能化への寄与が期待できる.

### 謝辞

本研究を遂行するにあたり,研究・開発活動 に日頃から多大なるご支援とご理解を頂いて いる技術本部ならびに生産本部の関係各位に 深くお礼申し上げます.

### 参考文献

[1] H. Takahashi, CMOS Image Sensor (Corona, Tokyo, 2012) Chap. 3, p. 123 (in Japanese).

[2] H. I. Kwon, I. M. Kang, B. –G. Park, J. D. Lee, and S. S. Park, IEEE Trans. Electron Devies 51, 178 (2004).

[3] F. Russo, G. Moccia, G. Nardone, R. Alfonsetti,
G. Polsinelli, A. D'Angelo, A. Patacchoila, M. Liverani, P. Pianezza, T. Lippa, M. Carlini, M. L. Polignano, I. Mica, E. Cazzini, M. Ceresoli, and D. Codegoni, Solid-State Electron. 91, 91 (2014)

[4] A. Ohtani and T. Kaneda, Ext. Abstr. 77th Autumn Meet. Japan Society of Applied Physics and Related Societies, 2016, 14p-P6-11 (in Japanese).

[5] K. Ohyu, Dr. Thesis, Faculty of Engineering, University of Tokyo, Tokyo (1997) (in Japanese).

[6] J.-P. Carrere, S. Place, J.-P Oddou, D. Benoit, andF. Roy, IEEE Int. Reliability Physics Symp. (IRPS),(2014), 3C.1.1.

[7] K. Kurita, T. Kadono, R. Okuyama, R. Hirose, A. Onaka-Masada, Y. Koga, and H. Okuda, Jpn. J. Appl. Phys. 55, 121301 (2016).

[8] K. Kurita, T. Kadono, R. Okuyama, S. Shigematsu, R. Hirose, A. Onaka-Masada, Y. Koga, and H. Okuda, Phys. Status Solidi A 214, 1700216 (2017).

[9] R. Okuyama, A. Masada, T. Kadono, R. Hirose,Y. Koga, H. Okuda, and K. Kurita, Proc. 18thScientific Int. Symp. SIMS and Related TechniquesBased on Ion-Solid Interactions, 2016, p. 20.

[10] A. Onaka-Masada, T. Nakai, R. Okuyama, H. Okuda, T. Kadono, R. Hirose, Y. Koga, K. Kurita, and K. Sueoka, Jpn. J. Appl. Phys. 57, 021304 (2018).
[11] R. Okuyama, A. Masada, T. Kadono, R. Hirose, Y. Koga, H. Okuda, and K. Kurita, Jpn. J. Appl. Phys. 56, 025601 (2017).

[12] R. Okuyama, S. Shigematsu, R. Hirose, A. Masada, T. Kadono, Y. Koga, H. Okuda, and K. Kurita, Phys. Status Solidi C 14, 1700036 (2017).

[13] T. Yamaguchi, 145th JSPS Committee on Processing and Characterizations of Crystals, 153th Sminar, 2017, p. 20 (in Japanese).

[14] S. M. Sze, semiconductor Devices, Physics and Technology, 2nd Ed. (John Willey & Sons, 2002), p.182. (Chapter 6).

[15] B. Hourahine, R. Jones, S. Oberg, P. R. Briddon,V. P. Markevich, R. C. Newman, J. Hermansson, M.Kleverman, J. L. Lindstrom, L. I. Murin, N. Fukata,and M. Suezawa, Physica B 308-310, 249 (2001).

[16] A. L. Endros, W. Kruhler, and F. Koch, J. Appl.Phys. 72, 2264 (1992).

[17] R. Pinacho, P. Castrillo, M. Jaraiz, I. Martin-Bragado, J. Barbolla, H.-J. Gossmann, G.-H. Glimer, and J. L. Benton, J. Appl. Phys. 92, 1582 (2002).

# Development of ReaxFF and the atomic level simulation for the silicon oxidation

野秋 淳一<sup>1</sup> 沼沢 聡志<sup>1</sup> Jeon Joohyun<sup>2</sup> 河内 峻太郎<sup>1</sup>

1 日本サムスン株式会社 Samsung デバイスソリューションズ研究所 〒220-0011 神奈川県横浜市西区高島一丁目 1-2

Junichi Noaki<sup>1</sup>, Satoshi Numazawa<sup>1</sup>, Jeon Joohyun<sup>2</sup>, Shuntaro Kochi<sup>1</sup> 1 Samsung Japan Corp., 1-1-2, Takashima, Nishi-ku, Yokohama-shi, Kanagawa, Japan 2 CSE Team, SAMSUNG ELECTRONICS, Hwaseong-si, Gyeongi-do 18448, Korea Tel:+ 81-80-1341-5337 (e-mail:j.noaki@samsung.com)

## <u>Abstract</u>

We developed the Si/O/H reactive force field parameter set and applied to silicon dry/wet oxidation process to understand the underlying physics of the thermal oxidation of the Si(100) surface. Using the experimental data of the volumes of the SiO<sub>2</sub> crystal as a reference, we reproduce the result over the temperature range of 300–1300 K. In the MD simulation after the extension to the Si/O/H tuning, a significant acceleration of the oxide film growth seen in the 'in-situ-steam-generation (ISSG)' is successfully represented. These properties of our model imply its applicability in wider scope. Investigating the configuration of atoms near the interface of the SiO<sub>2</sub> film, we find our model allows us to study the role of hydrogen atoms.

### 1. はじめに

半導体製品の微細化に伴い、製造プロセスに 関わる現象を原子スケールで高精度に解析で きるフレームワークへの需要が高まっている。 特に分子動力学(MD)シミュレーションは各構 成原子の運動方程式を解いて時間発展を追跡 するため、原子レベルで機構を理解するうえで 重要な指針を得ることが期待できる。各時刻に おける原子間相互作用は原子配置から想定さ れるポテンシャルエネルギーを通じて評価さ れるので、シミュレーションの信頼性はポテン シャル関数の性能によって決まる。結合が遷移 する化学反応を取り扱うシミュレーションに は原子間の結合次数を連続的に扱うタイプが 用いられ、反応力場 (reactive force field=ReaxFF) モデル[1,2]はその代表格である。そこではター ゲット系を構成する各元素および相互作用の 組み合わせ毎にパラメータを決定する作業が 焦点になる。なお、近年ニューラルネットワー クによるポテンシャルを機械学習するアプロ ーチが盛んな研究対象となっている[3]。しかし 大きな計算負荷やエネルギー評価がブラック ボックスであることなど、適用の課題がある。 今後の取り組みによってこの状況が打開され ることが期待される。

今回我々はシリコンの初期酸化膜形成に関 する MD シミュレーションのため、Si/O/H 系の RearFF パラメータセットを開発した。酸化膜 の品質は製品の寿命や信頼性に直結する。膜の 形成スピードや欠陥の生じ方、水素原子の役割 りなどを原子レベルで理解することを目指し、 製造プロセスを定性的に再現するモデルを構 築した。次節よりその内容を説明し、実際のシ ミュレーション結果について先行研究と比較 する形で議論する。なお、より詳細な説明・議 論および参照文献については文献[4]を参照さ れたい。

 パラメータ決定と熱酸化シミュレーション 量子化学計算を反映したエネルギーを構築

System	Molecule	Interaction (scan)		
O/H	$H_2, O_2, OH$	Н–Н, О–О, Н–О		
	H <sub>2</sub> O	Н–О, Н–О–Н		
	$H_2O_2$	0–0, Н–0, О–О–Н,		
		Н–О–О–Н		
Si/H	SiH <sub>4</sub>	H–Si, H–Si–H		
	$Si_2H_6$	H–Si, H–Si–H, H–Si–Si		
Si/O/H	Si(OH) <sub>4</sub>	Si–O–H, H–Si–O, O–Si–O		
	SiH(OH) <sub>3</sub>	H–Si–O		
	SiH <sub>2</sub> (OH) <sub>2</sub>	O–Si, H–Si–H, O–Si–O		
	SiH <sub>3</sub> OH	H–Si, O–Si		

Table 1. List of the training data on molecules with evaluated DFT scans (bond/angle/torsion).

する標準的な手法は、密度半関数法(DFT)に よる計算結果を訓練データとして用意し、これ を再現するようにパラメータを調整すること である。i番目の原子配位に対応するエネルギ ーをDFTとMDで計算し、その差EDFT<sup>(i)</sup>-EMD<sup>(i)</sup> の二乗和を最小にするパラメータを探索する。 MD計算にはLAMMPS [5]を用いた。

二元素系(O/H, Si/H および Si/O)のパラメータ 調整を行った後、これらを三元素系(Si/O/H)に 統合した。Table 1 に分子上の訓練データと各々 で扱う相互作用をまとめている。これらの DFT 計算には GAUSSIAN16 [6] (B3LYP/6-31+G(3df, 2p))を用いた。二元素系のうち O/H と Si/H については勾配法による局所的最小値 探索を中心に調整を行った。

他方 Si/O の調整には SiO<sub>2</sub>結晶の性質の情報 を取り入れた。既存の文献パラメータ[7–10]を 初期値とし、訓練データとして3つの相( $\alpha$ 石英,  $\beta$ 石英,トリディマイト、それぞれ72,72,96 原 子)に相当する構造データを、密度を変えて計 47 個用**意した。DFT**計算には VASP [11]を使用 した。大域的なパラメータ探索のため"Rotationinvariant Particle Swarm Optimization with Gaussian Mutation (RiPSOGM)"[12]と呼ばれる粒 子群最適化の変種を採用した。

Si/O 系ではこの最適化で得られたパラメー タの性能を構造データの最適化前後でのエネ ルギー安定性と 300-1300 K における熱膨張係 数の再現性(30,375 原子の構造データによる)に よって評価した。調整を加え RiPSOGM を適宜 実行して得られた結果を Fig. 1 (DFT との比較)



Fig. 1 Comparison of the total energy of the  $SiO_2$  crystal structure data between DFT (solid lines) and MD (dashed and dotted lines before and after the relaxation, respectively). Different colors correspond to different crystal structure.



Fig. 2 Thermal expansion behavior of the  $SiO_2$  crystal. Experimental result (circles) and MD results (squares and diamonds from the present work and ref. [10] respectively) are compared.

と Fig. 2 (実験との比較)に示す。熱膨張につい ては先行研究[7, 10]と比較しても我々のパラメ ータは実験値[13]に近い値を示しており、特に 900 K 付近の相転移による熱膨張傾向の変化も 再現できている。

最後に三元素(Si/O/H)にまたがる相互作用を 調整するため、再び Table 1 のテスト分子を扱 った。二元素系で決定したパラメータは固定し、 調整には RiPSOGM を使用した。

以上の手順で得られた ReaxFF パラメータを 用いて、我々はシリコン熱酸化のシミュレーションを行った。酸化膜製造工程では効率性のため水素原子を添加する方法 (in-situ-steamgeneration=ISSG、以降"ウェット酸化"と表記)



Fig. 3 Time evolution of the number of O atoms retained in the system through the thermal oxidation of Si. Result of the wet and the dry process at T = 1100 K and 1300 K are compared.

が知られており[14,15]、これについて詳しく調 べることが我々の目的のひとつである。Si(100) 基盤構造(32.18 Å×32.18 Åの界面(周期境界)・ 厚み21.45 Å)を作成し、 $\Delta t = 0.25$  fsec にて計 1,000 万ステップの間に 5,000 ステップごと初 期表面から約 14 Å上方より O<sub>2</sub>分子を入射させ る(ドライ酸化)。入射粒子に水素原子が添加さ れる場合(ウェット酸化)については H<sub>2</sub>: O<sub>2</sub> = 1:1 の入射を設定した。温度は二種類、ランジュバ ン法により T=1100 K,1300 K を試した。各種結 合原子数を評価するためのカットオフとして は可視化ツール AtomEye [16]の既定値を用いた。

比較のため、以上の設定によるシミュレーションを文献[10] (Nayir2019) によるパラメータでも行った。Nayir2019 は Si/O 部分を文献[6,7] を継承し水素原子との相互作用を調整している。既存パラメータの代表例として、重要な示唆が得られる比較対象である。

3. 結果および考察

酸素原子堆積数の時間推移を Fig. 3 に示した。 t=0.2 nsec 付近までは差がないが、その後我々 のパラメータではドライに比ベウェット酸化 でより堆積が進行し、水素添加による酸化膜形 成の加速が得られたと考えられる。Nayir2019で はこのようなドライ/ウェット間における酸素 堆積の違いは見られない。一方でいずれのパラ メータにおいても温度の違いによるふるまい の差は見られない。以下では 1300 K における 結果について議論する。

酸化過程の詳細を調べるため、酸化配位数ご とのシリコン原子数および Si-O 結合の酸素原 子数の時間推移を Fig. 4 にプロットした。ウェ ット酸化(Fig. 4a, 4c)では完全酸化(Si<sup>4+</sup>、酸化膜



Fig. 4 Relation between the oxygen coordination numbers of Si and the number of O-bond centers in the time evolution. Profiles of O-coordination numbers and O-bond centers of Si atoms are depicted for the wet process (a, c) as well as for the dry process (b, d).



Fig. 5 Comparison between the number of Hterminated defects and that of the unterminated defects through the time evolution of the wet oxidation.

の形成に相当)のみが顕著に増え、連動して Si-O-Si および Si-O-H、Si-O-DB(=dangling bond) が増加している。これはドライ酸化(Fig. 4b, 4d) や Nayir2019 の場合には見られなかった[4]。 我々の結果は、水素の混入によって酸化膜界面 中に生じた Si-H-Si 架橋構造が酸素原子の移動 度を上げて酸化を促進するという量子化学計 算からの示唆[17]に合致する。



Fig. 6 Charge distribution of H atoms in the oxide layer formed on Si substrate at the latest time (2.5 nsec). Bonding configurations and locating height distributions are indicated.

酸化膜中のSi-H 基はO-欠陥にHが充填され た形で現れることが多い。この形で存在する酸 化膜中の水素原子のふるまいを調べるためO-欠陥と対応するH-終端シリコン原子数を比較 した結果がFig. 5a および5b である。O-欠陥は 酸化配位数の大きい順にO<sub>3</sub>Si-DB(E')、O<sub>2</sub>SiSi-DB、OSi<sub>2</sub>Si-DB(P<sub>b1</sub>)、Si<sub>3</sub>Si-DB(P<sub>b0</sub>)の4種類を 考慮した。どれもシミュレーション時間中概ね 一定数であるが(Fig. 5b)、対応するH-終端の比 率はE'-Hが顕著に伸びており(Fig. 5a)、これが Fig. 4c で見た Si-O-Si の増加を誘引していると 考えられる。なお P<sub>b1</sub>-H が 1.0 nsec 付近から微 増しているが、これらは界面に存在する水素終 端構造が酸化膜内の E'-H に変化する途中段階 と推察される。

t=2.5 nsec におけるウェット酸化膜中の水素 原子のふるまいを電荷分布の観点から調べた 結果が Fig.6 である。水素原子のもつ電荷を結 合状態(Si-H-Si、Si-H-O、H-Si、H-O および H-H)ごとに Si 基板底からの位置に対しプロット した。特に基板上部から入射された水素が、反 応界面である約5.0 Åの範囲までに留まってい ることが分かる。これは水素が SiO<sub>2</sub>側からバル ク Si へ侵入する際に障壁が存在するという村 上らの測定結果[18]と矛盾しない。Nayir2019の 場合にはこの現象は見られず、水素は基板深く まで入り込む[4]。

同じ時刻において、一定の膜厚内に存在する Si/O/H 原子の電荷平均をウェット酸化膜とド ライ酸化膜について調べた結果が Fig. 7 である。 ドライ酸化の場合、表面の上下ごく狭い領域で 電荷に±10e 程度の大きなギャップが生じ、酸 化膜とバルク Si の境界が明確になっている。こ れによりよく知られたレイヤー-バイ-レイヤー 酸化[19]が起こっていると考えられる。また、ウ



Fig. 7 Results of the population analysis at the latest time as a function of layer height for the wet/dry process.



Fig. 8 Areal density of the O accumulation for different  $H_2$  contents (filled symbols) as a function of time. Data with open symbols are obtained after truncating the Coulomb cutoff.

ェット酸化ではこのギャップが緩和されてい る点もレイヤー-バイ-レイヤー酸化が緩和され る事実と符合する。

水素の影響を考察するうえで興味深いこと に、非常に少量の水素添加でも熱酸化を有意に 加速させ、ゲート酸化膜の品質を向上させるこ とが Luo らの実験[15]で報告されている。我々 はこれに対応したモデルを構築し追加シミュ レーション( $\Delta t = 0.15 \text{ fsec}, T = 950^{\circ}$ )を行った。 Fig. 8 (充填記号) に H<sub>2</sub>の添加率を 0.0-2.0%の 範囲で変化させた場合の酸素原子堆積の時間 推移をプロットした。水素添加量増加に伴い酸 素原子の吸着率は上昇し実験結果と定性的に 合っている。一方で Si 中の水素原子によって酸 素原子の拡散障壁が下がることが知られてい るが[20]、その場合に推定される大きな酸化加 速効果[21]はこのケースのモデル計算では見ら

Table 2. Effect of the  $H_2$  existence on the oxidation. The average oxide densities are compared with the experiment [22] for different  $H_2$  contents (or Si/O/H components).

H <sub>2</sub> -contents		0%	1%	2%
Density	MD	2.273	2.203	2.194
[g/cm <sup>3</sup> ]	ref.[21]	2.227	2.180	_
Si/O/H rati	o [%]	32/68/0	31/67/2	30/67/3

れなかった。この微小な増加を説明する仮説として、微量水素原子は表面に蓄積する酸素原子の負電荷を中和し、更なる酸素原子吸着を阻む反発力を緩和していると推定した。これを検証するため、クーロン力のカットオフを10.0 Åから5.0 Åへと短縮することで遮蔽効果を弱めたうえ同様のシミュレーションを行った。結果をFig. 8 (白抜き記号) に示す。この場合は酸化膜の成長が抑えられるうえ、水素原子比率の違いによる有意な差は認められない。これは我々の推論からの予測と矛盾しない。

また Table 2 には SiO<sub>2</sub>の質量密度を水素原子の添加率を変えて計算した結果を、実験値[22] とともに載せている。添加率に対する傾向のみならず、値自体も精度よく再現されており、 我々のモデルでは定性的な評価に加え、ある程度の定量的な議論も可能であるといえる。

4. まとめ

シリコン熱酸化のMDシミュレーションのため、Si/O/H系における ReaxFF パラメータセットを開発した。その際、DFT による訓練データを系統的に構築し、且つ酸化膜熱膨張特性の再現性も考慮し調整を行った。プロセス条件をモデル化したシミュレーションでは水素添加による酸化膜形成の加速が実現され、いくつかの解析例を通して水素原子の膜内でのふるまいの現実的議論が可能であることを示した。このパラメータは文献[4]のサポートページにて公開されている。

### 謝辞

本研究の遂行にあたり Samsung デバイスソリ ューションズ研究所 Process TCAD Lab および Samsung Electronics Corp. Ltd., Semiconductor R&D Center, CSE Team 諸氏の協力を得たこと をここに感謝いたします。 参考文献

- [1] A. C. T. van Duin et al., J. Phys. Chem. A **105**, 9396–9409 (2001).
- [2] T. P. Senftle et al., npj Comp. Mat. 2, 15011 (2016).
- [3] T. T. Duignan, ACS Phys. Chem Au 2024, 4, 232-241 (2024).
- [4] J. Noaki et al., *npj* Comp. Mat. **9**, 161 (2023); <u>https://doi.org/10.1038/s41524-023-01112-6</u>
- [5] S. Plimpton, J. Comp. Phys. 117, 1–19 (1995) http://lammps.sandia.gov
- [6] Frisch, M. J. et al. Gaussian 09, Revision E.01, Gaussian, Inc., Wallingford CT, 2009.
- [7] A. C. T. van Duin et al., J. Phys. Chem. A 107, 3803 (2003).
- [8] J. C. Fogarty et al., J. Chem. Phys. **132**, 174704 (2010).
- [9] S. Dampala et al., Appl. Phys. Lett. **106**, 011602 (2015).
- [10] N. Nayir, A. C. T. van Duin and S. Erkoc, J. Phys. Chem. A **123**, 4303–4313 (2019).
- [11] G. Kresse and J. Furthmüller, Phys. Rev. B 54, 11169 (1996).
- [12] D. Furman et al. J. Chem. Theory Comput. 14, 3100-3112 (2018).
- [13] M. A. Carpenter et al., Am. Mineral. 83, 2 (1998).
- [14] R. Sharangpani et al., Sol. Stat. Tech. **41**, 91 (1998).
- [15] T. Y. Luo et al., Proc. SPIE 4181, Challenges in Process Integration and Device Technology (2000).
- [16] L. Li, Model. Simul. Mat. Sci. Eng., **11** 173–177 (2003).
- [17] R. B. Capaz et al., Phys. Rev. B 59, 4898 (1999).
- [18] K. Murakami et al., Jpn. J. Appl. Phys. 48, 091204 (2009).
- [19] H. Watanabe et al., Phys. Rev. Lett. 80, 345 (1998).
- [20] T. Bakos et al., Phys. Rev. Lett. **88**, 055508 (2002).
- [21] B. E. Deal and A. S. Grove, J. Appl. Phys. **36**, 3770 (1963).
- [22] R. Okuyama et al., Jpn. J. Appl. Phys. **59**, 125502 (2020).

# レーザー角度分解光電子分光法を用いたホールサブバンドの高分解能測定 High resolution analysis of holesubband probed by laser-ARPES

坂田 智裕<sup>1</sup>, 武田 さくら<sup>2</sup>, 山本 勇<sup>3</sup>, 東 純平<sup>3</sup>, 小野 太智<sup>2</sup>, 堀江 里茉<sup>2</sup>, 奥村 勇斗<sup>2</sup>, 市川 涼太<sup>2</sup>, 山田 敬一<sup>1</sup>, 宮田 洋明<sup>1</sup>

1 株式会社東レリサーチセンター 〒520-8567 滋賀県大津市園山 3-2-11

2 奈良先端科学技術大学院大学先端科学技術研究科 〒630-0192 奈良県生駒市高山町 8916-5

3 佐賀大学 シンクロトロン光応用研究センター 〒841-0005 佐賀県鳥栖市弥生が丘 8-7

Tomohiro Sakata<sup>1</sup>, Sakura N Takeda<sup>2</sup>, Isamu Yamamoto<sup>3</sup>, Junpei Azuma<sup>3</sup>,

Taichi Ono<sup>3</sup>, Rima Horie<sup>3</sup>, Hayato Okumura<sup>3</sup>, Ryota Ichikawa<sup>3</sup>, Keiichi Yamada<sup>1</sup>, Hiroaki Miyata<sup>1</sup> 1 Toray Research Center, Inc., 3-2-11 Sonoyama, Otsu, Shiga 520-8567, Japan

> 2 Division of Materials Science, Nara Institute of Science and Technology, 8916-5 Takayama, Ikoma, Nara 630-0192, Japan

3 Synchrotron Light Application Center, Saga University, 8-7 Yayoigaoka, Tosu,Saga 841-0005, Japan Tel:+ 81-77-510-9109 (e-mail: tomohiro.sakata.r9@trc.toray)

## Abstract

In this study, the electronic structure within the inversion layer was investigated by laser-ARPES to reveal the polarization dependence of the subband dispersion. Laser-ARPES has high wavenumber resolution due to the low kinetic energy of the emitted photoelectrons, and the polarization can be easily controlled. Light hole-like subbands, LH0 and LH1, are mainly observed in s-polarization. On the other hand, heavy hole-like subbands, HH0 and HH1, are observable in both s- and p- polarization. In addition, a hybridization between LH0 and HH1 subbands can be observed in s-polarization in contrast to p- polarization. This phenomenon is strongly related to the geometric arrangement of the valence orbitals.

### 1. はじめに

半導体表面近傍に形成される反転層では、バルクの電子状態とは異なり、量子化されたサブバンドが形成されることが知られている。このサブバンド分散は MOSFET 動作における移動度などデバイス性能を決める重要な指標であり、本研究会でも角度分解光電子分光法(ARPES)やシミュレーションを用いたホールサブバンドに関する報告が盛んになされてきた[1][2]。この反転層中の電子状態であるサブバンドの詳細な分散形状や軌道情報は、デバイス特性のキーパラメーターであるキャリアの有効質量の異方性やサブオキサイド形成に関するメカニズムの理解に必要である。

本研究では、反転層中のサブバンド形成メカ

ニズムの理解を目的とし、Si(111)表面への Pb 吸着によって誘起される Si 表面近傍の反転層 中の電子状態について、高い波数空間分解能 を有し、変更の切り替えが容易なレーザー角 度分解光電子分光法(laser-ARPES)測定を実施 した。

2. 実験条件

測定は九州シンクロトロン光研究センター (SAGA-LS)の佐賀大学ビームライン BL13 にて 実施した。

試料は n 型 Si (111)単結晶基板を用いた。 真空導入後200℃で12時間保持し、試料および 試料ホルダーのデガスを実施した。表面清浄 化処理として、 $1250^{\circ}$ Cフラッシュアニーリン グを行い、LEED(low-energy electron diffraction) を用いて Si(111)7×7 表面超構造を確認した。 Si(111) $\sqrt{3} \times \sqrt{3}$ -Pb 表面超構造は、Si(111)清浄 表面への Pb(1 ML)加熱蒸着により作製した。 反転層中に形成されるホールサブバンドの偏 光依存解析では、入射光を Ti:Sapphire レーザ  $-(4\omega=6.0 \text{ eV})$ の四倍高調波として用い、s 偏 光および p 偏光での ARPES 測定を実施した。

3. 結果および考察

図1にs偏光(a)およびp偏光(b)の[11-2]方向 のレーザーARPES 結果を示す。両偏光で反転 層形成により量子化されたサブバンド構造が 認められた。図1(c)にsおよびp偏光で認めら れたバンド分散形状を併記した。s偏光では、 曲率が大きい分散形状(HH0, HH1)および曲率 の小さい分散形状(LH0, LH1)が検出された。一 方、p偏光では曲率の大きい分散形状(HH0, HH1)が主として検出された。



Fig.1 Laser ARPES intensity map probed by spolarization(a) and p-polarization(b). (C)band dispersion obtained by s- and p- polarization.

異なる偏光を用いた ARPES において、バン ド分散の強度の違いは、検出面に対するバン ドの構成軌道の対称性を反映している。s 偏光 において観測されているバンド分散は図 2(a)に 示す検出面に対して偶対称性を持つ軌道が主 であると推定され、一方 p 偏光で観測されてい るバンド分散は図 2(b)に示す検出面に対して奇 対称性を持つ軌道が主であると考えられる。



Fig.2 Schematic figure of the geometric arrangement of the orbital that is detectable by s-polarization (a) and p-polarization (b).

以上より、s および p の両偏光において認め られた HH0, HH1 は図 2(a)および(b)に示す検出 面に対して偶および奇対称性を持つ軌道で構 成されていると考えられ、s 偏光でのみ認めら れた LH0, LH1 は図 2(a)に示す検出面に対して 偶対称性を持つ軌道で構成されていると考え られる。

また、図 1(c)より s 偏光のバンド分散形状から LH0 は HH1 と 強 い バ ン ド 間 反 発 (hybridization)が認められた一方、p 偏光の HH1 は s 偏光のバンド間反発に比べて弱いと考えられる。これら混成(hybridization)の大きさは、上述したバンドの空間的な重なりの大きさが要因と考えられる。

### 4. まとめ

レーザーARPES による反転層中のサブバン ドの偏光依存性から、サブバンド形成メカニ ズムの解明を試みた。その結果、サブバンド 間の混成の大きさは、バンドを構成する軌道 の空間的な重なりと相関があることが示され た。

参考文献

- [1] S. N. Takeda *et al.*, *Phys. Rev.* B 82, 035318 (2010).
- [2] S. N. Takeda *et al.*, *Phys. Rev.* B 93, 125418 (2016).

## 4H-SiC 表面近傍に誘起した炭素欠陥の高温水素雰囲気による低減効果 Effect of high temperature hydrogen mixed ambient on reduction of carbonrelated defects generated in 4H-SiC surface region

O呂 楚陽,女屋 崇,喜多 浩之

東京大学大学院新領域創成科学研究科 物質系専攻 〒277-8561 千葉県柏市柏の葉 5-1-5 °Chuyang Lyu, Takashi Onaya, Koji Kita

Department of Advanced Materials Science, The University of Tokyo, 5-1-5 Kashiwanoha, Kashiwa-shi,

Chiba 277-8561, Japan

Tel: +81-3-7136-3818 (e-mail: l.chuyang22a@ams.k.u-tokyo.ac.jp)

## <u>Abstract</u>

In this study, not only the formation of carbon-related defects near the surface of SiC substrates at a high-temperature in low-*P*o<sub>2</sub> ambient, but also the decomposition of those defects by hydrogencontaining ambient annealing was investigated using attenuated total reflectance Fourier-transform infrared spectroscopy (ATR-FTIR).

### 1. はじめに

水素雰囲気アニールが SiC MOSFET の電気特 性を大幅に改善することが報告されてきた[1]。 SiC MOSFET の電気特性は SiC/SiO<sub>2</sub>界面に存在 する欠陥準位へのキャリア捕獲に強く制約さ れるが、水素雰囲気アニールがどのような界面 欠陥に有効であるかは未だに調べられていな い。SiC/SiO<sub>2</sub>界面に形成する欠陥の一つとして、 炭素欠陥がよく知られている[2]。我々は既に、 高温・低酸素分圧 (Po<sub>2</sub>)でのアニールを行うと、 SiC 表面近傍に C-C 結合を含む炭素欠陥が析出 する様子を全反射フーリエ変換赤外分光法 (ATR-FTIR)によって観察できることを報告し た[3]。本研究ではこの炭素欠陥を意図的に誘起 させた後に水素混入雰囲気でのアニールを追 加するときの欠陥密度の低減効果を調査した。

### 2. 実験条件

5 μm の n 型エピ層(N<sub>D</sub>~1.0×10<sup>16</sup> cm<sup>-3</sup>)を持つ (0001)面 4H-SiC ウェハを基板として用いた。基 板洗浄の後、1500°C で約 10<sup>-1</sup> Pa の残留酸素が 存在する Ar 雰囲気中でアニールを施すことで、 SiC 基板表面近傍に意図的に炭素関連欠陥を形 成し、Ge プリズムを用いた ATR-FTIR 測定によ り評価した。5% HF 溶液で洗浄後、5%水素(Ar 希釈)雰囲気で 1200 °C から 1500°C のアニール を施し、この炭素欠陥の増減を調査した。

### 3. 結果および考察

1500°C、Po2~10<sup>-1</sup>Pa での Ar アニールの前後





での SiC 基板の吸光度スペクトルを Fig. 1(a)に 比較した。どちらも 837 cm<sup>-1</sup>と 967 cm<sup>-1</sup>に SiC の axial optic と longitudinal optic (LO)に帰属す る振動モード[4]が観察される一方、アニール後 の試料には920 cm<sup>-1</sup>付近に明確な吸収ピークが 観察される。この波数はシリコンー炭素クラス ター中に観測されるC-Cの対称伸縮振動モード の報告値[5]に近く、C-C 結合を含む炭素欠陥の 生成を検出していると考えられる。既に我々は、 この炭素欠陥の生成が顕在化する条件には、ア ニールの温度と Po2の2つが厳しい制約がある とを見出している。それらの条件の熱力学的 な考察から、この炭素欠陥の生成はSiとCOの 昇華とともに固体の炭素を生じる反応 (2+x) SiC + O<sub>2</sub> → (2+x) Si  $\uparrow$  + 2 CO  $\uparrow$  + x C(s)に伴うも のであることを推定した(ここでxは生成する COとC(s)の比率を表すためのパラメーターで ある)。後続の議論ではFig.1(b)のようにアニー ル前後のスペクトルから差分スペクトルを求



Fig. 2 Annealing duration dependence of the peak area  $\sim 920 \text{ cm}^{-1}$  in 5% H<sub>2</sub> ambient at different temperatures. Temperature dependence of defect reduction rate constant k is shown in the inset.

め、基板由来の吸収を除去した上で、920 cm<sup>-1</sup>付 近のピーク面積のアニールによる変化につい て議論を行った。

1500°C、Po<sub>2</sub>~10<sup>-1</sup> Paの雰囲気下で60 minの アニールを行ってこの炭素欠陥を生成させた 後に、5% H₂雰囲気で 1200℃ から 1500℃ の 様々な温度でアニールを行った結果を Fig. 2 に 示す。ピーク面積のアニール時間依存性から、 5% H<sub>2</sub>雰囲気でのアニールが炭素欠陥密度を大 きく低減することが明らかとなった。図では、 5% H2アニールによって完全には除去できない 欠陥が一定量存在するという仮定のもと、欠陥 密度に比例した一次反応(減衰速度定数 k)で あると仮定した近似曲線を点線で示した。この モデルでは、欠陥密度[C]は、時刻 t=∞におい て[C]にオフセットを与えた式: [C]= C<sub>0</sub>\*exp(-kt) +C<sub>∞</sub>(式中の C<sub>0</sub>, C<sub>∞</sub>はそれぞれ初期の欠陥密度、 およびオフセットを表す)で与えられる。比較 のため Fig. 2 には、SiC 基板に事前の Ar 雰囲気 での 1500℃アニールを行わずに (炭素欠陥を生 成させずに)洗浄後にそのまま 5% H2雰囲気中 でアニールした結果も示している。5% H2雰囲 気においてもわずかにC-C関連欠陥が生成して いる。そこでこのときの飽和値を前述のオフセ ットとして採用した。

推定した k の値の温度依存性は Fig. 2 の挿入 図のようになる。ここから欠陥低減の活性化エ ネルギーが約 1 eV 前後と見積もられた。この値 は、H<sub>2</sub>中での SiC エッチング反応の示す高い活 性化エネルギー(~2.5 eV)[6]よりも、H<sub>2</sub>とグラフ ァイトからメタンを生成する反応の活性化エ ネルギー (~1 eV)[7]に近いと考えられる。従っ て、H<sub>2</sub>雰囲気でのアニールは単に SiC 表面をエ ッチングするだけではなく、水素が SiC 基板表 面近傍の炭素欠陥を炭化水素 (C<sub>x</sub>H<sub>y</sub>) として分 解・昇華させている機構があり、本実験条件で は後者が支配的に進行すると推測される。

SiC 表面近傍での(1)高温の低 Po2 雰囲気中で



Fig. 3 Schematics of (1) carbon-related defect formation in the surface region of SiC by low- $Po_2$  annealing and (2) its reduction by annealing in H<sub>2</sub>-included ambient.

の炭素欠陥の生成と、(2)H2による炭素欠陥密度. の低減の機構として考えられるものを Fig. 3 に 模式的に示す。高温の低 Po2 雰囲気中では、SiC 表面からの Si 昇華により残存した炭素が、互い に結合して炭素欠陥を生成する。一方、H<sub>2</sub>を含 む雰囲気では、Si の昇華に伴う炭素欠陥の生成 と同時に、炭素欠陥と H2の反応により生じた C<sub>x</sub>H<sub>y</sub>の脱離が進行する。両反応の仮定は H<sub>2</sub> に よるSiCエッチング反応の機構の理解[8]ともよ く整合する。前述のように、この C<sub>x</sub>H<sub>y</sub>の生成・ 脱離反応の速度が炭素欠陥密度[C]に比例する と考えると、Fig. 2 で観察された炭素欠陥の減 少が一定量 C<sub>∞</sub>で停止する現象は、[C]の減少と ともに  $C_xH_v$ の生成・脱離反応の速度が低下し、 Si 昇華に伴って進行する[C]の増大速度と釣り 合って定常状態になるためと考えられる。

4. まとめ

高温・低  $Po_2$ 条件でのアニールによって SiC 表面近傍に生じる C-C を含む炭素関連欠陥は FTIR 測定によって検出できる。この欠陥の密度 が  $H_2$ を含む雰囲気での高温アニールによって 大幅に低減できることを明らかにした。この低 減過程が一定量で停止するのは、欠陥密度の低 下に伴い  $H_2$ による  $C_xH_y$ の脱離速度が減少し、 Si 昇華に伴う炭素欠陥生成反応の速度と釣り 合って定常状態に達するためと考えられる。

謝辞:本研究の一部は JSPS 科研費および JST 次世代研究者挑戦的研究プログラム JPMJSP2108の助成により実施された。

- 参考文献
- [1] K. Tachiki et al., APEX 13, 121002 (2020).
- [2] V. V. Afanasev *et al.*, Phys. Status Solidi A 162, 321 (1997).
- [3] 呂 他, 第 71 回応用物理学会春季学術講演 会, 23p-52A-9 (2024).
- [4] D. W. Feldman et al., Phys. Rev. 173, 787 (1968).
- [5] J. D. Presilla-Márquez *et al.*, J. Chem. Phys. 100, 181 (1994).
- [6] K. Akiyama et al., JJAP 48, 095505 (2009).
- [7] J. W. H. Chi and C. E. Landahl. Nuclear Applications. 4, 159 (2017).
- [8] Y. Ishida and S. Yoshida, Jpn. J. Appl. Phys. 55, 095501 (2016).

# 4H-SiC 表面に対する N ラジカル窒化と NO アニール窒化の 表面 N 密度飽和挙動を決定する因子の違い

# Difference of factors to determine the surface N density saturation behaviors between N radical nitridation and NO annealing nitridation on 4H-SiC surfaces

吉田 遥希 女屋 崇 喜多 浩之

東京大学大学院新領域創成科学研究科 物質系専攻 〒277-8561 千葉県柏市柏の葉 5-1-5 Haruki Yoshida, Takashi Onaya, and Koji Kita

Dept. of Adv. Materials Sci., The Univ. of Tokyo, 5-1-5 Kashiwanoha, Kashiwa-shi, Chiba 277-8561, Japan Tel/Fax:+81-04-7136-5456 (e-mail:yoshida-haruki3840@g.ecc.u-tokyo.ac.jp)

### <u>Abstract</u>

In conventional NO nitridation of SiC surfaces, N removal reaction due to the surface oxidation causes saturation of surface N density. We investigated the case of nitridation by N-radicals where oxidation is greatly suppressed. We found that N density saturation was clearly observed, even though the unintentionally grown ultra-thin oxide was not the main factor of the saturation. It was suggested that the N removal occurs by exposing the surface to a high vacuum without any cap layer like SiO<sub>2</sub>.

### 1. はじめに

SiC MOSFET では界面に形成される C 由来の 欠陥準位がその性能を低下させている。性能の 向上には SiC 最表面の C の N による置換が有 効で、一般に NO アニール窒化が用いられる。 しかし界面に導入される N 密度はアニール時 間とともに飽和し、SiC 最表面の C 原子サイト 密度の一部に留まること[1]が課題である。NO アニールの条件変更だけでこれを克服するこ とは難しいため[2]、界面の N 密度の増大のため には N<sub>2</sub>プラズマ[3]などの N 活性種の利用が期 待される。本研究では SiC 表面への N ラジカル 照射による窒化について反応過程を調査し、 SiC 表面 N 密度に寄与する因子について NO ア ニールの場合との違いを検討した。

### 2. 実験条件

4H-SiC(0001)Si 面基板を化学洗浄した後、 500Wの高周波プラズマで生成したNラジカル を距離200 mmの位置から照射した。チャンバ ー内の圧力を 6×10<sup>-3</sup> Pa に保ち、基板温度は 500 °C または室温とした。この過程でチャン バー内の残留Oによる<1 nmの意図しないSiO<sub>2</sub> の形成がSiC表面に確認されたため、これをHF で除去した後、XPS 測定を行い、SiC 表面の N 密度の相対変化を N 1s ピークと Si 2p ピーク面 積比から求め、その N ラジカル照射時間依存性 を調べた。比較のため、NO アニール窒化を NO:N<sub>2</sub>=1:2 混合雰囲気下、1150 °C にて SiC 基板 に対して行った。さらに、意図しない SiO<sub>2</sub> 膜の 形成による N ラジカルの阻害効果を調べるた め、予め SiC 基板表面に意図的に 0.5~3 nm の SiO<sub>2</sub> 膜を成長させてから N ラジカル窒化を行 った試料も作製した。

### 3. 結果および考察

図1に表面N密度のプロセス時間依存性を、 Nラジカル窒化(基板温度 500 °C 及び室温)と NOアニール窒化について示した。NOアニール 窒化では既知の通り[1,2,4]、明確な飽和挙動を 示した。この挙動はNOアニール中のN導入速 度と酸化によるN脱離速度が釣り合うという モデルで説明され[1,4]、表面N密度を $A_N(t)$ 、N 導入速度を $N_r$ 、N脱離反応の速度定数をkとす ると、 $A_N(t)$ は式(1)で表される。

$$A_N(t) = \frac{N_r}{k} (1 - e^{-kt})$$
 (Eq.1)

一方Nラジカル窒化では、基板表面に意図し



Fig.1 Dependance of surface N density on nitridation time for the cases of N radical nitridation (RT and  $500 \,^{\circ}$ C) and NO annealing.

ない<1 nm の極薄酸化膜の成長は確認されるも のの、NO アニール窒化と比べて酸化速度は小 さく、酸化による脱離反応は大幅に抑制される はずである。しかし図1に示す通り、N ラジカ ル窒化においても飽和する挙動が明確である。

N ラジカルは容易に失活するため、意図せず 表面に形成した極薄酸化膜の失活への寄与は 重要である。図 2 に予め SiO₂膜を形成して基板 温度 500 ℃ で N ラジカル窒化を行った場合の 窒化後膜厚と HF 処理後の表面 N 密度の関係を 示した。ばらつきは見られるものの、窒化の抑 制は~2 nm で生じている。意図せず成長した< 1 nm 程度の SiO₂膜は N ラジカル窒化の速度を



Fig.2 Relationship between surface N density and  $SiO_2$  thickness after N radical nitridation at 500 °C for 2 hours. Dotted curve is a guide to the eye.

低下させるが、飽和挙動を決める主な因子では ないことがわかる。

以上より、式(1)を考慮すると酸化反応が大幅 に抑制されるNラジカル窒化ではNOアニール 窒化とは異なる機構で何らかの脱離反応が進 行すると考えられる。そこで基板加熱温度 500 °C で 120 分のN ラジカル窒化を行い、HF で処理した後、高真空環境において 500 °C で 120 分加熱したところ、加熱前よりもN密度は 減少した(図 3(a))。同様なN密度の減少は、NO アニール窒化後にHF で処理した試料の場合も 見られた(図 3(b))。窒化後のSiC表面をSiO<sub>2</sub>な どで覆わずに加熱するとNが脱離することが 示唆され、これがNラジカル窒化におけるN導 入と釣合い、N飽和挙動を決めると考えられる。



Fig.3 Surface N density of SiC for the cases of (a) N radical nitridation at 500 °C and (b) NO annealing before and after heating in vacuum chamber at 500 °C for two hours.

4. まとめ

SiC 表面の N ラジカル窒化プロセスでは、表面 N 密度の飽和挙動がみられる点で NO アニール窒化と類似するが、飽和挙動を決定する因子は、NO アニール窒化では酸化による脱離反応であるのに対し、N ラジカル窒化の場合は高真空環境での N 脱離反応だと考えて説明できる。

### 参考文献

[1] T. Yang and K. Kita, Solid-State Electronics **210**, 108815 (2023).

[2]佐々木ら、2024 年春季応物学会.

[3] H. Fujimoto et al., Appl. Phys. Express 16, 074004 (2023).

[4] S. Dhar et al., J. Appl. Phys. 97, 074902 (2005).
# 電子線照射により生成した SiO<sub>2</sub>/Si 界面欠陥分布の評価

# Evaluation of Defect Distribution at SiO<sub>2</sub>/Si Interface Generated by Electron Beam Irradiation

清水 崚央、早田 康成、蓮沼 隆

筑波大学 〒305-8577 茨城県つくば市天王台 1-1-1 Ryo Shimizu, Yasunari Sohda, Ryu Hasunuma University of Tsukuba, 1-1-1 Tennoudai, Tsukuba, Ibaraki 305-8577, Japan Tel:+ 81-29-853-5439, Fax:+ 81-29-853-5205 (e-mail:s2320280 @u.tsukuba.ac.jp)

## <u>Abstract</u>

Defect distribution at SiO2/Si interface generated by electron beam irradiation was investigated by flattening the Si(111) surface in LOW (ultralow-dissolved-oxygen water). By AFM observation after LOW treatment of the Si(111) surface, it was found that the defects were localized in a region with a depth of about 4 nm from the Si surface. This result is probably due to the thermal-oxidation-induced stress accumulated near the SiO<sub>2</sub>/Si interface.

1. はじめに

Siを熱酸化して形成される SiO2 膜は優れた絶縁性をもち、かつ界面の構造欠陥が非常に少ないことから、長年 MOSFET のゲート絶縁膜として用いられている。Si 基板を熱酸化する際には、Si-Si 結合間に O 原子が挿入され、体積が約 2.3 倍に膨張する。これにより、SiO<sub>2</sub>/Si 界面では歪みに伴う酸化誘起応力が発生する。 酸化誘起応力に関して、トレンチコーナーや代表的な素子分離構造である LOCOS (Local Oxidation of Silicon)構造の

マスクエッジ下での酸化の際には、局所 形状に起因した応力集中が発生すること が知られている[1]。Si 基板内の過大な応 力は転位等の結晶欠陥発生の原因となり、 半導体デバイスの電気的特性に悪影響を 及ぼす。したがって、SiO2/Si 界面近傍の 微小領域における応力分布を測定するこ とは重要である。

2. SiO<sub>2</sub>/Si 界面近傍の応力分布の測定法

我々は、SiO<sub>2</sub>/Si界面近傍の応力分布の 測定法として、電子線照射によって Si 中 で発生した欠陥分布を観察する手法を提 案した。すなわち、応力による歪み領域で は欠陥が生成しやすいと考え、電子線照 射した領域の Si 中の欠陥分布を観察する ことで、界面近傍の応力分布を測定する ことを目指した。また欠陥観察に関して は、欠陥フリーの Si(111)表面が超低溶存 酸素水 (LOW: ultralow-dissolved-oxygen water) によるエッチングで原子的に平坦 なステップ-テラス構造が得られることを 利用した。すなわち電子線照射によって 欠陥が生成した場合、欠陥を起点として エッチングによるエッチピットとして欠 陥分布を可視化できると考えた。

純水は室温においても OH-が微量に解 離しており、Si 表面は以下の反応式に従 ってエッチングされる。

Si + 60H<sup>-</sup> → SiO<sub>3</sub><sup>2-</sup> + 3H<sub>2</sub>O + 4e<sup>-</sup> (1) Si + 20H<sup>-</sup> + H<sub>2</sub>O → SiO<sub>3</sub><sup>2-</sup> + 2H<sub>2</sub> (2) ウェット洗浄後の Si 表面はほぼ完全に水 素終端しており[2]、理想的な(111)では、 その表面は Vertical monohydride のみで構 成される。しかし、実際の Si 表面はわず かに(111)から傾斜しており、その場合は Horizontal monohydride や Vertical dihydride、 Trihydride も混在することになる。Fig.1 にそれぞれの終端構造の模式図、Table 1. に室温における OH-によるエッチング速 度比を示す。

Horizontal dihydride や Trihydride はす ぐにエッチングされ、最終的には速度比 が小さく安定な終端構造が残る。すなわ ち、Vertical monohydride で構成されるテ ラスと、Vertical monohydride と Horizontal monohydride で構成されるステップから なるステップ・テラス構造が形成される。 ただし、純水中に溶存酸素を含む場合は、 原子的に平坦なテラス面を得ることはで きない。それは純水中の溶存酸素はある 確率で酸素ラジカルとなり、Si表面を終 端していた水素を脱離させる[5]。その結 果活性になった Si に酸素等が吸着し、結 果的にエッチングや酸化の起点となり、 テラス面のラフネスを増大させるためで ある[6]~[9]。



Fig.1 Schematic drawing of various Htermination structures on Si (111) surface.

したがって、純水でSiをエッチングし原 子的に平坦なテラス面を得るためには、 低溶存酸素水(LOW: Low Oxygen dissolved Water)を用いる必要があるが、標準状態 の純水中には約8ppmの溶存酸素が存在 する。そこで我々は純水に亜硫酸アンモ ニウム水和物を少量添加することで溶存 酸素を除去し、LOWを得た。純水中で解 離した亜硫酸イオンは溶液中の溶存酸素 と反応し硫酸イオンとなり(式(3))、脱溶存 酸素反応を起こす。

$$2SO_3^{2-} + O_2 = 2SO_4^{2-}$$
(3)

Table 1. The relative etching rate constants for Si(111)-H, as derived from kinetic Monte-Carlo simulation [3], [4].

Site	Trihydride	Horizontal dihydride	Vertical dihydride	Horizontal monohydride	Vertical monohydride
Relative etch rate	œ	œ	100,000	5,000	1(reference)

その結果、亜硫酸アンモニウム添加後 の純水は溶存酸素濃度が 1 ppb 以下の LOW となる。この LOW で Si(111)基板を エッチングすることで(以降 LOW 処理)、 原子的に平坦な Si(111)面を得ることがで きる。

LOW 処理の際、Si(111)表面に欠陥があ るとそれを起点として面内方向にエッチ ングが進み、Vertical monohydride の次に 安定な終端構造である Vertical dihydride がステップ面となるようなエッチピット が形成される(Fig.2)。したがって、電子線 照射によって Si 基板中に欠陥が生成され た場合、その欠陥は LOW 処理によりエッ チピットとして可視化される。そこで 我々は、そのエッチピット分布から電子 線照射によって生成した Si 中欠陥分布を 観察することが出来ると考えた。

#### 3. 実験方法

実験では n-Si(111)を使用した。標準的 な RCA 洗浄後に、O<sub>2</sub>100%雰囲気で厚さ 約 150 nm の熱酸化膜を形成した。その後 SEM を用いて加速電圧 3 kV および 10kV で電子線照射を行った。照射後に熱酸化 膜を剥離し、Si 表面に LOW を用いて平 坦化処理を施し、電子線照射箇所を AFM で観察した。

## 4. 実験結果

Fig.3 の(a)には電子線照射箇所の Si 表 面像、(b)にはその断面像を示す。AFM 観 察により、LOW 処理後に電子線照射領域 が深さ3nm 程度のくぼみとなることがわ かった。これは、電子線照射領域の Si の エッチングスピード上昇したことを意味 し、電子線照射によって SiO<sub>2</sub>/Si 界面近傍 の歪み領域に多数の欠陥が生成したこと を示唆している。電子線照射により生成 した欠陥は LOW 処理によりエッチピッ トとなり、照射範囲において多量のエッ チピットが 3 次元的に連結したために、 巨大な一つのくぼみとなったと考えられ る。



Fig.3 (a) AFM image of Si surface after 1-hour LOW etching and (b) the crosssection at A-A'



Fig.2 Etch pit formation starting from defect on the terrace

また、LOW 処理をさらに進めても深さ が変化しないことが明らかとなった。さ らに、電子線の照射量を増やしてもくぼ みの深さが最大3nm程度で変化しないこ とがわかった(Fig.4)。なお、電子線未照射 領域では1時間のLOW処理で1nm程度 深さ方向にエッチング進行することを確 かめた。これらの結果は、今回の実験では 界面近傍4nm程度の範囲でのみ欠陥が生 成したことを示唆している。



Fig.4 Relationship between electron dose and depth of concavity.

これらの結果を受け、今回の実験条件 における試料内の電子線の侵入深さを見 積もるために、電子線散乱シミュレーシ ョン[10]を行った。シミュレーションでは、 実験で用いた試料構造を模したモデルに 対して、その表面の1点に10keVの電子 を 500 個注入し、その際の二次電子発生 分布を解析した。シミュレーションで得 られた二次電子発生地点の分布をFig.5(a)、 二次電子発生数の深さ方向分布を Fig.5(b)および(c)に示す。なお、Fig.5(b)、 (c)の縦軸は深さ方向 1nm あたり、かつ注 入電子一個あたりの二次電子発生数であ

る。シミュレーションの結果より、10 keV 電子線は SiO<sub>2</sub>/Si 界面よりも 1000nm 以上 深くまで侵入していることがわかる。一 方で、実験で観察された欠陥生成領域は3 keV および 10 keV のいずれも Si 表面から 4nm 程度だった。これらの結果は SiO<sub>2</sub>/Si 界面近傍では熱酸化時に蓄積された応力 による結晶構造の歪み領域が主に界面か ら4nm 程度の領域に存在することを示唆 している。また、Fig.4より、10 keV の電 子線照射のほうが3 keV のときよりも少 ない電子線量で、欠陥生成領域の深さが 飽和する傾向がみられた。これは、Fig.5(c) のシミュレーション結果において、界面 近傍のSi表面付近の二次電子発生数は10 keV の電子線のほうが 3 keV よりも多い ことから、実験においても 10 keV の電子 線照射で3 keV の際よりも大きなエネル ギーが二次電子発生などの非弾性散乱に よって Si 表面付近の電子系に伝わり、そ れによってより多くの欠陥が発生したた めではないかと考えられる。

**(a)** 







また、電子線照射による欠陥生成量を 定量的に調べるため、電子線量を減らし、 加速電圧 10 kV および 30 kV において同 様の実験を行った。

Fig.6 の(a)~(c)には加速電圧 10 kV での電

子線照射箇所の Si 表面像 (d)には電子線 未照射箇所のSi表面像を示す。Fig.6より、 電子線照射量が大きいほどエッチピット 数が増えており、Si 表面での欠陥生成量 が増加していることがわかる。



Fig.6 AFM image of Si surface after irradiation with 10keV electron beam and 30-min LOW etching, (a) electron dose: 0.20 C/cm<sup>2</sup>, (b) electron dose: 0.07 C/cm<sup>2</sup>, (C) electron dose: 0.01 C/cm<sup>2</sup>, (d) not irradiated area

Fig.7 には電子線量とエッチピット数の 関係について、加速電圧 30 kV での実験 結果も併せて示す。30 kV での電子線照射 においても電子線量が増えるほどエッチ ピット数が増加する傾向がみられた。同 じ電子線量では、加速電圧 10 kV よりも 30 kV のほうがエッチピット数の増加量 が少なく、すなわち欠陥が生成しにくい ことがわかった。



Fig.7 Relationship between electron dose

and number of etch pits.

また、実験と同じ試料構造を模したモ デルに対して、電子線シミュレーション を行った。シミュレーションで得た界面 近傍での二次電子発生数の深さ方向分布 をFig.8示す。シミュレーション結果より、 30 keV での電子線照射では 10keV よりも 非弾性散乱が起きにくく、それによって 欠陥生成量が少なかったのではないと考 えられる。



Fig.8 Depth distribution of number of secondary electrons near the SiO<sub>2</sub>/Si

5. まとめ

本研究では低溶存酸素水(LOW)により

Si(111)表面を平坦化することで、電子線 照射により生成した SiO<sub>2</sub>/Si 界面欠陥分布 を観察した。電子線散乱シミュレーショ ンとの比較により、SiO<sub>2</sub>/Si 界面近傍では 熱酸化時に蓄積された応力による結晶構 造の歪み領域が主に界面から4nm程度の 領域に存在することを示唆された。今後 は、熱酸化の際の温度や時間を変えて実 験を行うことで、熱酸化条件による SiO<sub>2</sub>/Si 界面近傍の応力分布の違いについ て詳細に調査していく。

本研究の一部は日立ハイテクとの特別 共同研究事業「アドバンスト SEM テクノ ロジ」の協力を得て遂行された。

## 参考文献

[1]磯前誠一:応用物理 60,774 (1991).

[2] S. Watanabe: J. Chem. Phys. 108, 5965 (1998).

[3] J. Flidr, Y.-C. Huang, T.A. Newton and M.A. Hines: J. Chem. Phys. 108, 5542 (1998).
[4] J. Flidr, Y.-C. Huang and M.A. Hines: J. Chem. Phys. 111, 6970 (1999).

[5] C.P. Wade and C.E.D. Chidsey: Appl. Phys. Lett. 71, 1679 (1997).

[6] H. Luo and C.E.D. Chidsey: Appl. Phys. Lett. 72, 477 (1998).

[7] H. Fukidome, M. Matsumura, T. Komeda,K. Namba and Y. Nishioka: Electrochim.Solid-State Lett. 2, 393 (1999).

[8] D.A. MacLaren, N.J. Curson, P. Atkinson and W. Allison: Surf. Sci. 490, 285 (2001).

[9] S.P. Garcia, H. Bao, M. Manimaran and M.A. Hines: J. Phys. Chem. B 106, 8258 (2002).

[10] J. S. Villarrubia and Z. J. Ding: Proc. SPIE 7272 (2009).

# 実験室系 HAXPES による不純物濃度の異なる基板を用いた MOS 構造の電圧印加特性評価

# Evaluation of Bias Application Characteristics of MOS Structures on Substrates with Different Impurity Concentrations by Laboratory HAXPES

箕輪 卓哉1 臼田 宏冶2 横川 凌2,3,4 小椋 厚志1,2

1 明治大学 理工学部 〒214-8571 神奈川県川崎市多摩区東三田 1-1-1

2 明治大学 MREL 〒214-8571 神奈川県川崎市多摩区東三田 1-1-1

3 広島大学 半導体産業技術研究所 〒739-8530 広島県東広島市鏡山 1-4-2

4 広島大学大学院 先進理工学研究科 〒739-8530 広島県東広島市鏡山 1-4-2 Takuya Minowa<sup>1</sup>, Koji Usuda<sup>2</sup>, Ryo Yokogawa<sup>2,3,4</sup>, Atsushi Ogura<sup>1,2</sup>

1 School of Science and Technology, Meiji University, 1-1-1 Higashimita, Tama-ku, Kawasaki, Kanagawa

214-8571, Japan

2 Meiji Renewable Energy Laboratory (MREL), Meiji University, 1-1-1 Higashimita, Tama-ku, Kawasaki, Kanagawa 214-8571, Japan

3 Research Institute for Semiconductor Engineering, Hiroshima University, 1-4-2 Kagamiyama, Higashi-Hiroshima, Hiroshima 739-8530, Japan

4 Graduate School of Advanced Science and Engineering, Hiroshima University, 1-4-2 Kagamiyama,

Higashi-Hiroshima, Hiroshima 739-8530, Japan

*Tel:*+ 81-44-934-7352, *Fax:* + 81-44-934-7352 (*e-mail:ce231071@meiji.ac.jp*)

# <u>Abstract</u>

This paper reports the results of operando bias-applied measurements using laboratory hard X-ray photoelectron spectroscopy (Lab. HAXPES). Lab. HAXPES is an effective technique for nondestructive and low-damage observation of band structures in multilayer films with buried interfaces. Operando bias-applied measurements were performed on a MOS structure, which is a fundamental sample closely resembling real devices. The bias-dependent peak shifts caused by band structure changes were successfully observed. Additionally, the technique was applied to MOS samples with different substrate doping concentrations. Variations in the magnitude of peak shifts due to differences in substrate concentration were also successfully detected. These results demonstrate that Lab. HAXPES allows independent layer-by-layer observation of band structure changes in MOS structures under applied bias.

#### 1. はじめに

IoT 社会実現に向けて半導体デバイスの性能 向上が求められている。界面は、デバイスの性能 能を決定づける一要因である[1]。半導体デバイ スの微細化、3次元化に伴い、素子の埋もれた 界面がデバイス特性に及ぼす影響が大きくな り、界面への理解を深めることが半導体デバイ スを開発する上で重要である[2]。特に、界面の 非破壊評価は、実デバイスと同等の構造の素子における界面状態解析が可能であり、その進展は重要である。その一手法として、硬X線光電子分光法(HAXPES)は硬X線を用いることで従来の光電子分光法の数倍の検出深さを有し、埋もれた界面の評価が可能である。即ち、実デバイスの多層構造における埋もれた界面の非破壊評価が可能な有力技術として注目されている[3]。

Table1 Substrates used for 5.70  $\Omega \cdot \text{cm}$  and 0.49  $\Omega \cdot \text{cm}$  samples.

	Туре	Dopant	Thickness	Resistivity (Ω•cm)	Impurity Concentration (cm <sup>-3</sup> )
5.70 Ω • cm sample	Р	В	525 µm±25	5.70	2.43×1015
0.49 Ω•cm sample	Р	В	625 µm±25	0.49	2.83×1016

他方、この HAXPES 技術に、電圧印加オペラ ンド測定手法を組み合わせると、静的ではある ものの、素子動作を疑似的に再現した状態での デバイス評価が実現可能である点で、大いに注 目を集めている。しかしながら、未だ基礎的な 研究例は乏しく[4,5]、例えば、詳細検討が待た れるバンド構造由来のピークシフトの印加電 圧依存の解明は不十分と言える。そこで本研究 では、半導体デバイス動作に関わる最も基本な 構造である MOS 構造試料を即時性の高いラボ HAXPES を用いて評価し、電圧印加下でのバン ド構造由来のピークシフトによって生じるこ とが予想される界面状態変化を、異なる2種の 基板不純物濃度試料の比較の基で解析を試み たので報告する。

2. 実験条件

標準的な MOS 構造試料として、20 nm Au/8 nm 熱酸化 SiO<sub>2</sub>/p 型 Si 基板/200 nm Al を用意し た(Fig. 1)。基板には抵抗率が 5.70 及び 0.49  $\Omega$ ・ cm のドーパント濃度が異なる 2 種類を用いた。 今回使用した基板の詳細を Table 1 に示す。p 型 Si 基板に熱酸化膜を形成後、表面に Au を、次 に、裏面の酸化膜を希 HF 処理で除去後、Al を それぞれ抵抗加熱蒸着により成膜した。各々の 膜厚については、断面 SEM 観察及び分光エリ プソメトリーを用いて確認した。

測定は、励起 X 線に Ga K α 線(h v =9251.7 eV) を用いたラボ HAXPES により実施した。本装置



Fig.1 Sample structure of MOS and measurement system of operando bias-applied Lab. HAXPES.

は、即時性が高く、放射光施設と比べて輝度が 低いことでチャージアップの影響を抑えられ るため、短 TAT (turn-around-time)分析、及び測 定精度の点で有利であると期待される。ここに、 Si 単結晶の場合、励起される光電子の検出範囲 は45 nm 程度である。即ち、本測定における検 出範囲は、表面電極である Au 層、SiO2 層、そ してSiO2層に接するSi基板の一部が含まれる。 Au 層表面を GND とした裏面への電圧印加によ りSils、Au4fの光電子スペクトルを取得した。 ここに、Au-Au 結合は表面電極由来、Si-O 結合 は SiO<sub>2</sub>層由来のピーク、そして Si-Si 結合は Si 基板由来のピークである。Voigt 関数を用いて各 \_\_\_\_ スペクトルのピークフィッティングを行い、Si 1s の Si-Si 結合ピークと Si-O 結合ピーク、Au 4f7/2 の Au-Au 結合ピーク位置を取得した。以 下では、それぞれのピークに対して、印加電圧 0V時のピーク位置を基準としたピーク変化量 について議論を行う。

#### 3. 結果および考察

Fig. 2 に取得した光電子スペクトルを示す。 Fig. 2(a)より、Si 基板由来の Si-Si、SiO2 層由来 のSi-Oのピークが明瞭に観測された。これらの ピークは印加電圧と伴にシフトし、Si-Siのピー クシフト量は Si-O に比べて明らかに大きい。ま た、Fig. 2(b)より、Au-Au ではピークシフトが生 じていない。したがって、Si 基板、SiO2 層、Au 層の順に電位が分布されていることが確認で きる。そこで以下では、ピークシフトを理解す るために手始めに、これらのピークシフトは電 位降下に起因することを前提とする。本試料で は不純物濃度に起因する Si 基板の抵抗、SiO<sub>2</sub>/Si 界面近傍で生じるバンドベンド、SiO<sub>2</sub>層の抵抗、 が電位降下の主な要因である。そして、基板の 不純物濃度が大きくなると Si 基板由来の抵抗 が小さくなるため、電位印加に伴う電位降下量 は小さくなるという前提で議論する。特に、今 回はこのバンドベンドを理解するため、印加電 圧量が直接的に影響する絶縁膜近傍以外の基 板側の電位降下、不純物によって生じる半導体 の絶縁膜近傍の大きなバンド変化、酸化膜の電 位降下に注目した解析を実施した。

Fig. 2 のピーク位置を基に算出したピークシ フトの印加電圧依存性を Fig. 3 に示す。最初に、 5.70 Ω・cm 試料の場合(Fig. 3(a))に着目する。 Au-Auのピークシフト量は印加電圧の大きさに



Fig. 2 Photoelectron spectra of (a) Si 1s and (b) Au 4f by HAXPES for 5.70  $\Omega \cdot \text{cm}$  sample.

関係なく一定であることから、Au 層は GND に 接続されており、Au 電極下の試料に想定通りの 電位が印加されていることが確認できる。一方、 Si-Si、Si-Oのピークシフト量は、反転層形成や 蓄積層形成の影響が小さい低電圧印加領域(± 0.5 V 程度)では印加電圧に伴いリニアに変化す ることが確認できた。Si-Si では、印加電圧に伴 い Si 基板のバンドベンド量もリニアに変化し た結果、ピークシフト量が印加電圧と一致した と考えられる。また、Si-O についても、印加電 圧に伴い SiO2 層内で生じる電位勾配がリニア に変化した結果、そのピークシフト量も印加電 位量に応じて線形に変化したと考えられる。な お、電位印加に伴う SiO<sub>2</sub> 層近傍以外の Si 基板 側の電位降下量の変化は、半導体の絶縁膜近傍 のバンドベンドによる電位降下量の変化より

も十分に小さいため、ピークシフト量に与える 影響は軽微であると考えられる。

他方、上記の反転層形成や蓄積層形成の影響 が小さい低電圧印加領域(±0.5 V 程度)よりも 高電圧を印加した場合は、そのピークシフト挙 動が異なる結果が得られた。即ち、低電圧印加 領域よりも高い-0.5 から-1.5 V 付近の領域にて ピークシフト量変化がリニア変化から乖離し 始め、印加電圧に対するピークシフト量の明確 な減少が確認された。この領域は、Si 基板濃度 を考慮すると、弱反転領域と考えられる。強反 転に向けて、Si 側のアクセプタイオンの濃度に 相当する正孔が、酸化膜を介して金属側で発生 している状況から、空乏層領域に更なる電位を 印加することで誘起される電子に相当する正 孔が金属側で発生する状況になることで、バン ドベンド変化が抑制されると推測され、それに



Fig.3 Peak shifts by HAXPES dependence on applied bias for (a) 5.70  $\Omega \cdot \text{cm}$  and (b) 0.49  $\Omega \cdot \text{cm}$  samples.

対応したピークシフト量変化が観測されたと 示唆される。続いて、印加電圧が-1.5 V 以上と 更に大きい領域では、ピークシフト量の明確な 変化が観測された。この領域では Si 基板に強反 転状態が生じていると考えられる。強反転領域 では誘起された電子密度が同じ領域に存在す るアクセプタイオンよりも十分に大きくなる。 結果として、強反転領域では、SiO<sub>2</sub>/Si界面のSi 側に高濃度の電子が誘起されるので、電位印加 に対して空乏層が形成されている範囲のバン ドは動かなくなる(バンドの固定化)と考えられ る。即ち、反転層領域に誘起された高濃度の電 子によって、SiO<sub>2</sub>/Si界面のSi側に高濃度電子 による金属層のような振る舞いとなる層が形 成され、この領域のバンドベンド量は変化しな くなると考えられる。したがって、その状況に おけるピークシフト量の変化は、酸化膜及び基 板本来の抵抗で発生する電位降下に起因する と考えられる。

次に正電圧を印加した場合、負電圧を印加し た場合と同様に、反転層形成や蓄積層形成の影 響が小さい低電圧印加領域(±0.5 V 程度)より も印加電圧が高い 0.5 から 1.5 V 付近にて、電 圧印加量に対するピークシフト量変化がリニ アな変化から外れ始める現象を観測した。本結 果は、Si 基板濃度を考慮すると、上記の反転条 件の場合と同様の解釈が可能で、Si 層が蓄積状 態に変化し始めた状況を反映していると考え られる。さらに印加電圧を高めると、1.5 V以上 において、負電圧の印加時と同様のピークシフ ト量の明確な変化を観測した。フェルミレベル と価電子帯上端が接近したことにより、蓄積層 領域の Si が金属的な振る舞いを示し、電位印加 時のバンド変化が抑制、即ち固定化され、検出 範囲外の基板側で電位勾配が発生するように なったと考えられる。結果として、酸化膜と基 板本来の各抵抗がよりピークシフトを直接支 配するようになったため、このような現象が生 じたと考えられる。

次に、 $0.49 \ \Omega \cdot cm$  試料の場合(Fig. 3(b))に着目 する。反転層形成や蓄積層形成の影響が小さな 低電圧印加領域(-0.25 から 0.75 V)では 5.70  $\Omega \cdot cm$  試料と同様に印加電圧に伴う Si-Si、Si-O の リニアなピークシフト量変化を観測した。電圧 無印加時(0V)の Si 基板のバンドベンド量は、基 板の抵抗値が低いほど大きくなる。そのため、 この低電圧印加領域の範囲全体が、低抵抗基板 である 0.49  $\Omega \cdot cm$  試料の場合には、正電圧印 加側にシフトしたと考えられる。

負電圧印加した場合、-0.25 から-1.0 V 付近で は、ピークシフト量変化がリニアな変化から外 れ始めており、弱反転領域由来と思われるピー クシフト量変化が観測された。さらに印加電圧 を高めた場合、-1.0 V 以上の領域では 5.70  $\Omega$ ・ cm 試料と同様のピークシフト量変化が観測さ れた。低抵抗である 0.49  $\Omega \cdot cm$  試料は不純物 濃度が濃く、最大空乏層幅が小さくなるため、 より低い負電圧で空乏層が最大化する。不純物 濃度が異なる 2 つの基板間で、電圧印加時のピ ークシフト量が線形から変化する印加電圧値 が-1.0 V と-1.5 V と異なる結果が観測された理 由は、まさに、この空乏層幅の差を明確に反映 した結果が観測された事に拠ると考えられる。

また、正電圧印加した場合も 5.70 Ω・cm 試料と同様に蓄積領域におけるバンドの変化及びバンド固定化によるピークシフト量の変化が観測された。しかし、そのバンド固定化によるピークシフト量の変化は 5.70 Ω・cm 試料に比べて、よりリニアに近い変化であることが確認できる。これは、低抵抗である 0.49 Ω・cm 試料では、空乏層範囲外の基板による電位勾配が小さくなり、よりリニアに近いピークシフト量変化になったと考えられる。以上、ラボHAXPES と Si 基板中の不純物濃度が異なる試料を用いて MOS構造の電位印加測定を実施し、濃度の違いによる MOS 構造のバンド変化観測に成功した。得られた結果は、定性的な MOS 動作説明と良く一致することも明らかとなった

#### 4. まとめ

Ga 線源を用いたラボ HAXPES の電圧印加オ ペランド測定により、素子動作理解に最も重要 かつ基礎的構造である MOS 構造を評価し、バ ンド構造変化情報の取得を試みた。結果、低電 圧印加条件下では反転層形成や蓄積層形成の 影響が少ないために、Si-Si、Si-Oのピークシフ ト量が印加電圧と一致し、リニアに変化する現 象を観測した。一方、高電圧印加条件下では、 負電位印加時には強反転層形成によると考え られるピークシフト量変化の抑制、正電位印加 側では蓄積層形成によるピークシフト量変化 の観測にそれぞれ成功した。加えて、不純物濃 度が異なる2種類の基板にて、基板の抵抗率の 差異に起因すると考えられるピークシフト量 変化の観測にも成功した。結果として、ラボ HAXPES の電圧印加オペランド測定は、本提案 の解析方法を適用すれば、基板濃度変化した MOS 界面の電位分布差を、非破壊で、即時性高 く直接観測できると期待される。

#### 参考文献

- [1] Y. Gao, Mater. Sci. Eng. R. 68, 39 (2010).
- [2] R. A. Mckee et al., Science 293, 468 (2001).
- [3] S. Tanuma *et al.*, *Surf. Interface Anal.* **43**, 689 (2011).
- [4] K. Kobayashi et al., J. Electron Spectrosc. Relat. Phenom. **190**, 210 (2013).
- [5] O. Renault *etal.*, *Faraday Discuss.* **236**, 288 (2022).

# Evaluation of Fixed Charge Distribution in SiO<sub>2</sub> Film by *C-V* Measurement in Etching Solution

渡部 智也、蓮沼 隆

筑波大学 〒305-8573 茨城県つくば市天王台 1-1-1 Tomoya Watanabe and Ryu Hasunuma University of Tsukuba, 1-1-1 Tennodai, Tsukuba, Ibaraki 305-8573, Japan Tel:+ 81-29-853-5439 (e-mail:s2320314@u.tsukuba.ac.jp)

## <u>Abstract</u>

We propose a simple and precise method to obtain the depth profile of charges in SiO<sub>2</sub> films, where repetitive C-V measurement is done in an electrolytic solution containing etchant, such as HF. The SiO<sub>2</sub> thickness variation during etching was obtained by fitting with calculated C-V curves, which were drawn based on the substrate charge determined by the Quasi-Static C-V method. The charge distribution obtained for the F-N stressed SiO<sub>2</sub> films was well explained with impact ionization.

1. 研究背景

MOS キャパシタの *C-V* 曲線は、酸化膜中に 電荷が捕獲されると、電圧方向にシフトする。 基板からの距離xでの酸化膜中電荷密度 $\rho(x)$ を 用いて、電荷が捕獲されることによるフラット バンド電圧シフト $\Delta V_{FB}$ は以下のように表せる [1]。

$$\Delta V_{FB} = -\frac{1}{\varepsilon_{ox}} \int_0^{T_{ox}} (T_{ox} - x)\rho(x)dx \qquad (1)$$

ただし、 $\varepsilon_{ox}$ は酸化膜の誘電率、 $T_{ox}$ は酸化膜厚 である。一方、MOS キャパシタに印加されるゲ ート電圧 $V_a$ は

$$V_g = -\frac{Q_s}{\varepsilon_{ox}}T_{ox} + \Psi_s + \Delta\Phi - \Delta V_{FB} \quad (2)$$

と表される[1]。ここで式(2)の右辺の第1項は半 導体に誘起された電荷 $Q_s$ (ゲート電極には $-Q_s$ ) によって酸化膜に印加される電 $EV_{ox}$ 、第2項は 半導体表面ポテンシャル、第3項はゲート電極 と半導体の仕事関数差である。なお、 $Q_s$ は空乏 層電荷、反転電荷、蓄積電荷、および界面欠陥

電荷の和である。
$$\rho(x)$$
を、  
 $\rho(x) = \sum_{n=0}^{\infty} k_n x^n$  (3)  
と多項式で近似すると、 $V_g$ は式(1)-(3)より以下  
のように表される。

~

$$V_g = -\frac{Q_s}{\varepsilon_{ox}} T_{ox} + \Psi_s + \Delta \Phi$$
  
$$-\frac{1}{\varepsilon_{SiO_2}} \left( \int_0^{T_{ox}} T_{ox} \rho(x) dx - \int_0^{T_{ox}} x \rho(x) dx \right)$$
  
$$= -\frac{Q_s}{\varepsilon_{ox}} T_{ox} + \Psi_s + \Delta \Phi$$
  
$$-\frac{1}{\varepsilon_{ox}} \left( \frac{k_0 T_{ox}^2}{1 \cdot 2} + \frac{k_1 T_{ox}^3}{2 \cdot 3} + \frac{k_2 T_{ox}^4}{3 \cdot 4} + \cdots \right) \quad (4)$$

ここで、ある特定の $\Psi_s$ が常に保たれるという 条件が成り立つ場合、 $T_{ox}$ を変数として式(4)の 両辺を $T_{ox}$ で二階微分すると

$$\frac{d^2 V_g}{dT_{ox}^2} = -\frac{1}{\varepsilon_{ox}} (k_0 + k_1 T_{ox} + k_2 T_{ox}^2 + \cdots)$$
$$= -\frac{1}{\varepsilon_{ox}} \rho(x) \quad (5)$$

が得られる。すなわち、実験的には $V_g \ge \Psi_s$ の関係を、エッチングを繰り返しながらその都度取得し、 $V_g$ を膜厚で二階微分する(ただし $\Psi_s$ =const.の条件下)ことによって酸化膜中電荷分布 $\rho(x)$ を直接求めることができる。ここで、二階微分の結果が $\Psi_s$ の値に依存しないという点が重要である。

酸化膜中電荷分布ρ(x)を評価するためには 酸化膜エッチングと MOS キャパシタ電極形成 及び C-V 測定を繰り返し行うことが一般的であ る。電極形成は金属膜堆積、あるいは水銀プロ ーブなどによって行うが、堆積時のダメージ混 入や、酸化膜表面汚染制御の難しさなど、いく つかの懸念が生じる。我々はこの懸念点を払拭 し、かつより簡便に行うことができる、酸化膜 のエッチング作用を持つ電解液中での C-V 測定 を行い、酸化膜中電荷分布を評価した。

2.溶液中 C-V 測定による酸化膜中電荷分布評価

上述した方法で酸化膜中電荷分布を得るに は、エッチング中の酸化膜の残存膜厚を常にモ ニターする必要がある。一般的には C-V 測定で 得られる飽和容量から求めることができる。通 常、飽和容量を求めるためにはある程度大きな 電圧を印加する必要があるが、電解液中では電 気分解が起こり、C-V 測定に影響が出ることや 気泡の発生による試料面積の変化など様々な 問題がある。我々は比較的小さな電圧範囲で得 られる C-V曲線から膜厚を算出する方法を考案 した。

まず、エッチング作用のない電解液中で、電気分解が起こらない電圧範囲で*C-V*測定を行う。酸化膜厚*T<sub>ox</sub>*は予めエリプソメータで測定する。次に、得られた容量から半導体容量*C<sub>d</sub>*の電圧依存性を取得する。一方、同じ電解液中で QS *C*-

V法により $\frac{\Delta Q_s}{\Delta V_g}$ を測定する。 $V_{ox} = -\frac{Q_s}{\varepsilon_{ox}}T_{ox}$ である から、各電圧での $\frac{\Delta V_{ox}}{\Delta V_g}$ を求めることができる。エ ッチングによって膜厚が $\Delta T_{ox}$ 減少したとする。 ある特定の半導体電荷 $Q_s$ がエッチング前後で 維持される状況に着目すると、それはすなわち  $\Psi_s$ および $C_d$ も維持されており、得られる容量は エッチングによって $\frac{\varepsilon_{ox}S}{T_{ox}}$ と $C_d$ の直列合成容量か

 $S \frac{\varepsilon_{ox}S}{T_{ox}-\Delta T_{ox}} \geq C_d$ のそれに変化する (Sは電極面積)。 はじめに行った C-V測定で得られたすべての容 量値について、この変換を行う。

一方、ある特定の $Q_s$ が維持された状態で膜厚 が $\Delta T_{ox}$ 減少したとき、酸化膜にかかる電圧は  $-\frac{Q_s}{\varepsilon_{ox}}\Delta T_{ox}$ だけ変化する。これに応じて、上で述 べた容量値変換に加え電圧シフトを導入した、  $\Delta T_{ox}$ だけエッチングしたときの仮想 C-V曲線を 得ることができる。この仮想曲線をエッチング 中に実際に取得する C-V曲線にフィッティング することで膜厚変化を取得することが可能で ある。

上で述べたようにQ<sub>s</sub>が維持された状態での 容量値変換を行っているため、フィッティング パラメータの1つである仮想曲線の電圧方向の 位置V<sub>fit</sub> (エッチングとともに変化する)の二階 微分をすることで電荷分布を求めることがで きる。

溶液中 *C-V* 測定系を Fig. 1 に示す。テフロン 製ビーカーを電解質溶液で満たし、サンプルを 支えるセルと Pt 電極を浸漬する。セルの断面図 を Fig. 1 (b)に示す。試料の裏面は Pt 線と電気的 に接触している。試料が溶液と触れる面積は、酸化膜上に付着させたシリコーンゴムシート に作製した円形の穴の面積で決定され、およそ 4mm<sup>2</sup>である。



Fig. 1 External view of C-V measurement system in solution.

試料の作製手順について説明する。まず、n-Si(100)基板上に、乾燥酸素雰囲気下において 1000 ℃で約 30 nm の熱酸化膜を形成した。次 に、酸化膜上に真空蒸着で Al を堆積し、パター ニングにより Al 電極を形成した(一部の試料 は Al を全てエッチングする)。最後に試料裏面 に Al を蒸着し、裏面電極とした。

酸化膜中に電荷を注入するために、試料に定電 流ストレスを印加した。このときの電流値は電 子を基板から注入する方向に 7.5×10<sup>-5</sup> A/cm<sup>2</sup>、印 加時間は 300 s である。定電流ストレス印加時 の典型的な電圧変化を Fig. 2 に示す。ストレス 初期は正孔捕獲が、後半では電子捕獲が主に観 測された。電荷注入後にリン硝酸で Al 電極を



Fig. 2 *V-t* characteristic when constant current stress is applied.

除去した。

上述したように、まずエッチング作用のない 電解質溶液で C-V 測定および QS C-V 測定を行 った。このときの電解液は体積比 HCl(36%):H<sub>2</sub>O=1:19である。C-V 測定の周波数 は10kHzである。またこの周波数での、固液界 面に存在する電気二重層容量は1.26×10<sup>6</sup> F/cm<sup>2</sup> であることを確認している。その後、溶液のイ オン濃度が変化しないように濃度調整された HF を加え、酸化膜のエッチングとともに C-V 測定を行った。エッチングレートはおよそ 0.5 nm/minである。また、およそ 20~30 秒ごとに一 つの C-V 曲線を取得した。測定中、常に直流電 流をモニターし、電気分解による気泡生成を避 けるべく掃引電圧範囲を制御した。

Fig. 3 は電荷未注入試料でフィッティングに よって得られた膜厚の時間変化である(赤プロ ット)。また、同時にエッチングした別試料につ いてエリプソメータで測定された膜厚も示し てある(青プロット)。両者は一致しており、本 手法によって膜厚同定が正確にできることを 示す。



Fig. 3 Oxide thickness variation obtained by *C-V* curve fitting, ellipsometry, and constant etching.

電荷未注入試料および注入された試料につ いて得られた残存膜厚とVfitの関係を Fig. 4 に 示す。ただしエッチング開始後最初の値を0V とした。電荷注入試料で、残存膜厚が 15,23 nm 付近で傾きが変化しており、膜中電荷の存在が 示唆される。図中、それぞれのプロットを9次 の多項式で近似した上で二階微分を行い、10点 の測定点毎に表示したものを Fig.5 に示す。電 荷未注入試料は、どの位置でも電荷密度が小さ く、電荷未注入であることが示された。一方、 電荷を注入された試料では、基板からの距離が 約 6-17 nm の範囲で負電荷が確認された。また、 基板、および表面に近い領域で正電荷が確認さ れた。今回のストレス印加時の電圧が25V程 度であること、SiO2のバンドギャップエネルギ ーが 9 eV であり[1]、酸化膜厚が 28.5 nm である ことを考慮すると、Fig.6に示すように Si 基板 からの距離が 13.8nm 以上の領域でインパクト イオン化が起こる[2-5]と予想される。Fig. 5 に おいて、基板からの距離がおよそ13nm以上の 領域で負電荷が多く観測されたのは、インパク トイオン化によって電子数が増加したためで あると考えられる。インパクトイオン化によっ



Fig. 4 Relationship between residual thickness and  $V_{fit}$  obtained by *C*-*V* curve fitting.



Fig. 5 Charge density distribution obtained by relationship between residual thickness and  $V_{fit}$ .



Fig. 6 Energy band diagram during charge injection.

て正孔も同時に生成するが、本測定で得られる のは正味の電荷であり、正・負電荷分布を直接 分離して求めることは原理的に不可能である。 基板近傍、および表面近傍領域で観測された正 電荷の起源なども含め、インパクトイオン化に よる電子・正孔対生成、電荷のドリフト拡散、 電荷捕獲の一連の現象を明らかにするために はより詳細な解析が必要である。



Fig. 7 Relationship between etching rate and Distance from the Interface obtained by oxide thickness variation.

*C-V* 曲線フィッティングによって得られた膜 厚をもとに算出されたエッチングレートと基 板からの距離の関係を Fig. 7 に示す。電荷未注 入試料においてはエッチングが進行するにつ れてエッチングレートが単調に減少している。 これは酸化膜密度が深さ方向に分布している ためであり[6]、基板に近い領域では酸化時に生 成した圧縮応力が高いことがわかっている。ス トレス印加された試料については、基板からの 距離が 9-20 nm で著しくエッチングレートが小 さいことがわかる。この領域は Fig. 5 で示した ように負電荷が捕獲された領域とほぼ一致す る。HF 水溶液中でのエッチング反応において HF<sub>2</sub>濃度がエッチングレートを決定しているこ とが知られているが[7]、膜中負電荷によってク ーロン斥力が働き、エッチングを阻害した可能 性がある。

#### 3. まとめ

HF を含む電解液中で得られる *C-V* 特性から 酸化膜中電荷分布を容易にかつ詳細に求める ことが可能であることを示した。これを実現す るためには残存膜厚のモニタリングが必須で あるが、我々は飽和容量を測定することなく膜 厚を求めることに成功した。

本手法は電解液でのエッチングが可能な絶 縁膜すべてに適用でき、絶縁膜の高信頼化に一 役を担うと期待される。

#### 参考文献

[1] S. M. Sze, *Physics of Semiconductor Devices*, second edition. pp. 392-445.

[2]D. J. Dimaria, Solid-State Electrons, Vol. 41, No.7, pp. 957-965, 1997.

[3]P. P. Apte, and K. C. Saraswat, IEEE Transaction on ElectronDevices, Vol. 41, No. 9, pp. 1595-1602, Sep, 1994.

[4]D. J. Dimaria, E. Cartier, and D. Arnold, J. Appl. Phys, Vol. 73, pp. 3367-3384, April, 1993.

[5]W. Fichter, R. K. Watts, D. B. Fraser, R. L. Johnston, and S. M. Sze, IEEE Electron Device Lett., Vol. 3, Isuue. 12, pp. 412-414, Dec, 1982.

[6]R. Hasunuma, H. Kawamura, and K. Yamabe, Jpn.J. Appl. Phys, Vol. 57, 06KB05, May, 2018.

[7] 都田 昌之,山本 康平,山形大学紀要(工学),第 30 巻, pp. 45-54, 2008

# MOSFET 極低温動作におけるバンド端準位の影響: mK帯SS温度依存性の定量的理論検討

# Effect of Band-edge States on Cryogenic Operation of MOSFETs: A Theoretical Investigation of the Temperature Dependence of Subthreshold Swing in mK Range

小林 唯華<sup>1,2</sup> 浅井 栄大<sup>2</sup> 飯塚 将太<sup>2</sup> 服部 淳一<sup>2</sup> 福田 浩一<sup>2</sup> 池上 努<sup>2</sup> 岡 博史<sup>2</sup> 稲葉 工<sup>2</sup> 下方 駿佑<sup>2</sup> 加藤 公彦<sup>2</sup> 中山 隆史<sup>2</sup> 二国 徹郎<sup>1</sup> 森 貴洋<sup>2</sup>

1 東京理科大学 〒162-8601 東京都新宿区神楽坂1丁目3

2 国立研究開発法人産業技術総合研究所 〒305-8560 茨城県つくば市梅園 1-1-1

Yuika Kobayashi<sup>1,2</sup>, Hidehiro Asai<sup>2</sup>, Shota Iizuka<sup>2</sup>, Junichi Hattori<sup>2</sup>, Koichi Fukuda<sup>2</sup>, Tsutomu Ikegami<sup>2</sup>,

Hiroshi Oka<sup>2</sup>, Takumi Inaba<sup>2</sup>, Shunsuke Shitakata<sup>2</sup>, Kimihiko Kato<sup>2</sup>, Takashi Nakayama<sup>2</sup>, Tetsuro Nikuni<sup>1</sup>, and Takahiro Mori<sup>2</sup>

1 Tokyo University of Science, 1-3 Kagurazaka, Shinjuku-ku, Tokyo 162-8601, Japan

2 National Institute of Advanced Industrial Science and Technology,

1-1-1 Umezono, Tsukuba, Ibaraki 305-8560, Japan

Tel:+ 81-80-2206-8675, (e-mail:kobayashi-yuika@aist.go.jp)

## <u>Abstract</u>

In this study, we investigated the effect of band-edge states on the cryogenic operation of MOSFETs, focusing on the temperature dependence of subthreshold swing (SS) in the millikelvin (mK) temperature range. To quantitively reproduce the reported experimental results, a theoretical model assuming a Gaussian distribution of band-edge states was constructed, and the relationship between the density of states (DOS) and the temperature of SS was analyzed using one-dimensional TCAD simulations. Furthermore, we performed firstprinciples calculations focusing on the interface defects to explore the origin of the band-edge states. These findings provide valuable knowledge to chase the origin of band-edge states and contribute to the development of cryo-CMOS technology for quantum computers.

1. はじめに

量子コンピュータは、従来の古典コンピュー タとは異なる原理に基づき、高速かつ並列的な 計算を可能にする次世代の計算技術として近 年大きな注目を集めている[1]。量子コンピュー タの基本素子である量子ビットの実現方式は 複数提案されているが、その中でも集積化の観 点から超伝導素子[1]や半導体素子[2][3]での実 現が期待されている。これらの量子ビットは極 低温環境で安定的に動作させる必要がある。そ のため量子ビットは希釈冷凍機内に配置され ている一方、その制御装置は室温に設置されて おり、多数の配線ケーブルによって量子ビット に接続されている。量子ビットの大規模集積化 に伴い配線ケーブルが増加すると、室温ステー ジから低温ステージへの熱流入が大きな問題 となる。

この問題に対する解決策の一つとして、極低 温ステージに CMOS 回路を利用した量子ビッ ト制御回路を設置することが考えられている。 この極低温動作に対応した CMOS 回路および デバイス技術は、一般に cryo-CMOS 技術と呼ば れ、現在研究開発が進められている[4][5]。cryo-CMOS 回路を実現するためには、まず回路素子 である MOSFET の極低温動作特性を理解する 必要がある。極低温での MOSFET 動作特性は、 従来理論の予測とは異なることが報告されて いる。特にこれは閾値電圧[6]、移動度[7]、ノイ ズの増大[8]、Subthreshold Swing (SS) [9][10]など のパラメータにおいて顕著に見られる。更にこ れらの研究により、価電子帯の最上端もしくは 伝導帯の最下端近傍に存在するバンド端準位 が、MOSFET の極低温動作に大きな影響を与え ることが明らかになってきた。このバンド端準 位は Si/SiO<sub>2</sub>界面付近の不純物や格子欠陥、界面 の歪み等によって生成されると考えられてい るが、現状ではその正体は明らかでない。

我々はこれまでの研究において、シリコンn型 MOSFET の mK 領域までの SS の温度依存性を 実験的に調べた[10]。SS は、サブスレッショル ド領域でドレイン電流が 10 倍に増加するため に必要なゲート電圧の量である。従来理論では、 SS はボルツマン分布に従う拡散電流量を反映 し、 $k_{\rm B}T/q \ln(10)$ の形で温度に比例するとされて いる。しかし、実験の結果、温度低下に伴い SS は10K付近で一度一定となり、1K以下の領域 では再び温度に比例して減少することが観測 された。この現象は、Si/SiO2界面に起因すると 考えられているバンド端準位へのトラップ現 象を考慮したモデルにより定性的に説明でき [10]、未だ起源が明確ではないバンド端準位の 具体的な描像に迫る重要な実験事実となると 考えている。

本研究では、バンド端準位の正体に迫るため に、mK 領域までの SS の温度依存性を定量的に 再現するモデルの構築を目指した理論研究を 行なった。まず、バンド端準位としてガウス分 布型のトラップ準位を仮定し、バンド端の状態 密度(Density of States:DOS)のエネルギー分布と SS の温度依存性との関係を 1 次元の TCAD シ ミュレーションにより系統的に検討した。さら に、これらの知見に基づき、二種類のガウス分 布型バンド端準位の組み合わせにより実験的 に観測された SS の温度依存性を定量的によく 再現できることを見出した。加えて、欠陥を含 む Si/SiO<sub>2</sub> 界面に関する第一原理計算も実施し た。

#### 2. シミュレーション手法

本研究では、産総研が開発する Impulse TCAD[11]を利用して、長チャネル nMOSFET の 伝達特性を評価した。式(1)の1次元シュレディ ンガー方程式と式(2)のポアソン方程式を自己 無撞着に解いて得られるチャネルの表面キャ リア濃度  $n_{2D}(z)$ (式(3))を用いて、式(4)のよう にドレイン電流  $I_{\rm D}$ を計算した。得られた  $I_{\rm D}$ を 用いて、 $I_{\rm D}$ · $L/W=10^{-10}$  A での SS を求めた。

$$\left[-\frac{\hbar^2}{2m_z}\frac{d^2}{dz^2} - q\phi(z)\right]\zeta_i(z) = \varepsilon_i\zeta_i(z) \tag{1}$$

$$\frac{d^2}{dz^2}\epsilon\phi(z) = q(N_A^- - N_D^+ + n_{2D} + \delta(z)N_{\rm BE}) \quad (2)$$

$$n_{\rm 2D}(z) = \sum_{i} \frac{n_v m_d k_B T}{\pi \hbar^2} \ln \left[ 1 + \exp\left(\frac{E_F - \varepsilon_i}{k_B T}\right) \right] |\zeta_i(z)|^2 \tag{3}$$

$$I_D = \mu q n_{2D} W \frac{V_D}{L} \tag{4}$$

ここで、 $m_z$ はz方向の電子の有効質量、 $N_A^-$ は イオン化されたアクセプタ濃度、 $N_D^+$ はイオン 化されたドナー濃度、 $N_{BE}$ はバンド端準位の電 子密度、 $n_v$ はバレーの縮重度、 $m_d$ は状態密度有 効質量を表す。また、全ての計算においてデバ イスの幅 W とゲート長 L の比を W/L=100/100µm とした。

バンド端準位としてはガウス分布型(Fig. 1) を想定し、伝導に寄与しないトラップ準位とし て導入した。ガウス分布のパラメータ(標準偏 差 $\sigma$ 、全準位数 $D_0$ 、中心 $E_0$ )を変化させてSS の温度依存性への影響を調べた。本研究では、 バンド端から指数関数型に減衰する準位[10]の 代わりにガウス分布を採用することで、Fig. 1に 示すようなギャップ内に局在した準位も一律 に検討した。

フェルミ・ディラック分布をf(E)とすると、 ガウス分布型バンド端準位を取り入れた電子 密度 $N_{\text{BE}}$ は、

$$N_{\rm BE} = \int_{-\infty}^{\infty} \mathrm{d}E \frac{D_0}{\sigma\sqrt{2\pi}} \exp\left(-\frac{1}{2}\frac{(E-E_0)^2}{\sigma^2}\right) f(E) \qquad (5)$$

$$f(E) = \frac{1}{\exp[(E - E_F)/k_B T] + 1}$$
(6)

によって表せる。ポアソン方程式(2)の右辺において、Si/SiO2界面(z=0)にトラップ準位としてこれを導入した。



Fig. 1 Gaussian-distributed band-edge states

3. 結果および考察

3.1 SS の温度依存性

まず、単一のガウス分布状トラップ準位を想 定し、分布を規定するパラメータの SS 温度依 存性に対する影響を見ていく。Figure 2 は  $\sigma=3.0$ meV, E<sub>0</sub>=E<sub>cs</sub>(サブバンドの基底状態)に固定し、 D<sub>0</sub>を変化させたときの SS の温度依存性の計算 結果である。バンド端準位の影響は、温度が下 がるにつれてフェルミ準位 E<sub>F</sub>が E<sub>cs</sub>に近づくた めに、極低温下で顕在化する。D<sub>0</sub>のみを変化さ せた場合は、SS の理論最小値であるボルツマン 極限から逸脱し始める温度に違いはほとんど 見られない。これは、ガウス分布を見ると、DOS が増加し始めるエネルギー値に大きな差がな いことに対応している。全準位数 D<sub>0</sub>は SS の逸 脱度合いに大きく影響しており、D<sub>0</sub>が大きいほ どボルツマン極限から大きく逸脱する。すなわ ち、トラップ準位が多いほど SS は劣化する傾 向にある。

Figure 3 は  $D_0$ =5.0×10<sup>11</sup> cm<sup>-2</sup>,  $E_0$ = $E_{c,s}$ に固定し、  $\sigma$  を変化させた時の SS の温度依存性の計算結 果である。 $\sigma$ が大きいほど、DOS が増加し始め るエネルギー値が低くなるため、ボルツマン極 限から逸脱し始める温度が高くなる。また、3 K 以下では、 $\sigma$ が小さいほどボルツマン極限から の逸脱が大きくなっている。これは、 $E_{c,s}$ 近傍の トラップ準位数が多いことに起因する。このよ うに  $\sigma$  は、逸脱し始める温度に関与している。

Figure 4 は  $\sigma$ =3.0 meV,  $D_0$ =5.0×10<sup>11</sup> cm<sup>-2</sup>に固定 し、 $E_0$ を変化させた時の SS の温度依存性の計 算結果である。 $E_0$ が小さいほど、SS がボルツマ ン極限から逸脱し始める温度が高くなる。また、 分布ピークが $E_{c,s}$  から離れた場合、すなわち $E_{c,s}$ 近傍での DOS が小さい場合( $E_0$ = $E_{c,s}$ -10 meV)に は、2K 以下では SS がバンド端準位の影響をほ とんど受けないことがわかる。これは、ギャッ プ内のトラップ準位はより高温側の SS に影響 を与えはするものの、cryo-CMOS が対象とする ような領域では影響を与えないことを示唆し ている。

さて、先行研究[10]の実験では、SS の温度依存性で見られた 20 K 付近からの飽和と 1 K 付近からの再減少が観測されている。しかし、ここまでに述べてきた単一のガウス分布状トラップ準位では、実験結果の傾向を再現できない。そこで、これまでに述べた計算結果を参考にしながら、実験結果を再現できるバンド端準位の描像を探った。

SS の飽和・再減少が始まる温度には $\sigma$ が大き く影響していた。すなわち、 $\sigma$ =8.0 meV で SS の 飽和が 20 K 付近で始まり、 $\sigma$ =1.5 meV で再減少 が 1 K 付近で始まる。そこで、ガウス分布を2 つ足し合わせた DOS を考え、計算を行なった (Fig. 5)。1 つ目のガウス分布は、 $\sigma_1$ =1.5 meV,  $D_0_1$ =3.0×10<sup>11</sup> cm<sup>-2</sup>,  $E_0_1$ = $E_{c,s}$ 、2 つ目のガウス分布



Fig. 2 Temperature dependence of SS for varying  $D_0$ 



Fig. 3 Temperature dependence of SS for varying  $\sigma$ 



Fig. 4 Temperature dependence of SS for varying  $E_0$ 

は $\sigma_1=8.0 \text{ meV}, D_{0_1}=3.0 \times 10^{11} \text{ cm}^{-2}, E_{0_1}=E_{c,s}$ とした。 この場合のバンド端準位の形状は、Fig. 5 の DOS の形状のように、 $E_{c,s}$ 付近では急激に準位 が増加しており、加えてテールの長い成分があ



Fig. 5 Temperature dependence of SS based on DOS modeled by the sum of two Gaussian Distributions

ると考えられる。この条件において、電気特性 に寄与する有効状態密度として、閾値電圧にお ける *E*<sub>F</sub>付近でのバンド端準位の状態数 *N*<sub>BE-eff</sub>を 式(7)のように定義し求めた。

$$N_{\rm BE-eff} = \int_{E_F - k_B T}^{E_F + k_B T} dE \frac{D_0}{\sigma \sqrt{2\pi}} \exp\left[-\frac{1}{2} \frac{(E - E_0)^2}{\sigma^2}\right] f(E)$$
(7)

Figure 6 は N<sub>BE-eff</sub>の温度依存性である。3K 付近 で大きなピークとなっており、3K 以下では 徐々に減少している。SS の温度変化と合わせて 考えると、温度低下と共に、電気特性に寄与す るトラップの有効状態密度が一定量を超える と SS がボルツマン極限から逸脱し始め、また 更なる温度低下と共に有効状態密度が一定値 を下回ると、SS は再びボルツマン極限と平行に 減少し始めるものと考えられる。

この2つのガウス分布状トラップ準位による実験結果の再現は、今回用いた分布が唯一解である保証はない。しかしながら、実際のバンド端準位は分布幅の異なる2種の分布の重ね



Fig. 6 Temperature dependence of effective state density

合わせになっていると考えられ、今後バンド端 準位の正体を検討して行くにあたって、重要な 知見になるものと考えている。

ここで、チャージノイズについて触れておく。 極低温下におけるチャージノイズは、トラップ 準位の影響を大きく受けることが知られてい る[8]。4K付近でチャージノイズが室温に比べ 大きくなり、mK領域では室温に比べてノイズ が減少することが実験で観測されている。これ は本研究のNBE-effと同様の温度依存性を示して いる。以上から、長いテールを持ち Ecs 付近で 急激に増加するような形状のバンド端準位は、 SS やノイズの温度依存性の実験結果を説明す ることができる可能性があると考えている。

#### 3.2 界面欠陥が作り出す電子状態

前章では、ガウス分布型のバンド端準位を仮 定し、全準位数 D₀、ガウス分布の広がりを表す 標準偏差 σ、ガウス分布の中心 E<sub>0</sub>のパラメータ を変化させてシミュレーションを行った。パラ メータのうち、σやEoが実際にどのような物理 的要因に依存するかを探るために、第一原理計 算を用いて界面欠陥による電子状態を調べた。 原子配置およびバンド構造は、ソフトウェア Quantum espresso[12,13]を用いて、標準的な密度 汎関数理論に基づく第一原理計算により求め た。電子の交換相関汎関数には GGA 近似[14]の もとで PBE 形式[15]を、内殻電子を表現する擬 ポテンシャルには PAW 法[16,17]を用いた。電 子の波動関数のカットオフエネルギーは 50Ry とし、状態密度積分に利用するサンプルk点は、 Monkhorst-Pack 法[18]に基づいて1×4×4点と した。

Si/SiO2 界面の代表的な欠陥として  $P_{b0}$  と  $P_{b1}$ と呼ばれる欠陥がある。 $P_{b0}$ 欠陥は Fig. 7 (a) の ように Si 原子に 3 つの Si 原子が結合して おり、ダングリングボンドを形成している。一 方、 $P_{b1}$ 欠陥は Fig. 7(b) のように Si 原子に 2 つの Si 原子と 1 つの O 原子が結合しており、 ダングリングボンドを形成している。今回はこ の 2 種類の欠陥を想定した。

Si/ $\alpha$ -quartz 界面及び Si/ $\beta$ -cristobalite 界面にお ける構造最適化後の原子配置をそれぞれ Fig. 8 及び Fig. 9 に示す。(a)は欠陥の無い界面、(b)は P<sub>b0</sub>欠陥のある界面、(c)は P<sub>b1</sub>欠陥のある界面で ある。欠陥周辺のダングリングボンドは水素で 終端した。



Fig. 7 (a)  $P_{b0}$  center defect (b)  $P_{b1}$  center defect



Fig. 8 Atomic configurations of Si/ $\alpha$ -quartz structures: (a) without defects, (b) with P<sub>b0</sub>, and (c) with P<sub>b1</sub>



Fig. 9 Atomic configurations of Si/ $\beta$ -cristobalite structures: (a) without defects, (b) with P<sub>b0</sub>, and (c) with P<sub>b1</sub>

それぞれの場合におけるバンド図を Fig. 10 に 示す。欠陥の無い条件(a)(d)に比べ、欠陥のある 条件(b)(c)(e)(f)ではバンドギャップ内に準位が 形成されていることがわかる。

Si/ $\alpha$ -quartz 界面におけるバンドギャップ内の 準位と伝導帯との差は、 $P_{b0}$ 欠陥で 0.42eV、 $P_{b1}$ 欠陥で 0.09 eV であった。一方、Si/ $\beta$ -cristobalite 界面におけるバンドギャップ内の準位と伝導 帯との差は、 $P_{b0}$ 欠陥で 0.42 eV、 $P_{b1}$ 欠陥で 0.38 eV であった。SiO<sub>2</sub>の種類によって形成される準 位が異なることは、3.1節における $\sigma$ の値を変 化させることに対応している。一方欠陥の種類 によって形成される準位が異なることは、 $E_0$ の 値を変化させることに対応している。

今回の第一原理計算の結果と3.1章の結果を 比較すると、 $P_{b0}$ や $P_{b1}$ 欠陥による準位はガウス 分布で想定したエネルギー帯よりも深い位置 にある。このことから、 $P_{b0}$ や $P_{b1}$ 欠陥が直接的



Fig. 10 Band diagrams of Si/ $\alpha$ -quartz and Si/ $\beta$ -cristobalite: (a–c)  $\alpha$ -quartz without defects, with P<sub>b0</sub>, and P<sub>b1</sub>; (d–f)  $\beta$ -cristobalite without defects, with P<sub>b0</sub>, and P<sub>b1</sub>

にバンド端準位の起源である可能性は低いと 考えられる。しかし、欠陥の種類や周囲の環境 の違いによって形成される準位の大きさに差 が生じることはわかった。

この計算からもう1つわかることは、界面の シリコン層側の原子変位が、欠陥の種類や周囲 の環境の違いによっても大きく変化するとい うことである。このような原子変位はバンド端 準位が生じる要因の1つとして挙げられるこ とが多い。残念ながら、今回の研究結果の範囲 内では、この原子変位が直接的にバンド端準位 と関係していることまでは言及はできないが、 その正体に迫るために、今後も検討を続けてい きたいと考えている。

#### 4. まとめ

本研究では、未だ起源が明確ではないバンド 端準位の具体的な描像に迫るために、バンド端 準位としてガウス分布型のトラップ準位を仮 定し、mK帯までのSSの温度依存性を定量的に 再現するモデルを構築、バンド端準位密度のエ ネルギー分布の関係を系統的に検討した。

その結果、ガウス分布の標準偏差 $\sigma$ はSSの飽 和・再減少に影響していることがわかった。ま た、ギャップ内に準位が存在する場合、 $E_{c,s}$ から テールを引く場合に比べ、SSがボルツマン極限 から逸脱し始める温度が高く、mK領域でのSS への影響が小さいことがわかった。また、実験 結果の SS 温度依存性を再現するようなバンド 端準位の条件として、*E*<sub>c,s</sub>付近で急激に準位が増 加している成分とテールの長い成分の2つが重 なった分布が必要であると示唆された。この条 件は、シリコン量子ドット他で観測されている チャージノイズの温度依存性を説明すること も可能である。

また、現段階で考えられるバンド端準位の起源として  $P_{b0}$  及び  $P_{b1}$  欠陥を考慮し、第一原理計算を実施した。原子欠陥が直接バンド端準位の原因となっているとは断定できないものの、欠陥の種類や周囲の環境の違いによって形成される準位の大きさに差が生じることがわかった。これらの違いはガウス分布モデルにおける  $\sigma \approx E_0$ の違いに対応すると考えられ、今後バンド端準位の正体に迫っていくために有用な知見が得られたと考えている。

#### 謝辞

この成果の一部は、国立研究開発法人新エネル ギー・産業技術総合開発機構(NEDO)の委託業 務(JPNP16007)の結果得られたものである。

#### 参考文献

[1] F. Arute *et al.*, Nature, **574**, 7779, pp. 505–510 (2019).

[2] K. Ono, T. Mori and S. Moriyama, Scientific reports, **9**, 1, p. 469 (2019).

[3] A. Zwerver *et al.*, Nature Electronics, **5**, 3, pp. 184–190 (2022).

[4] E. Charbon, IEEE Solid-State Circuits Magazine, 13, 2, pp. 54–68 (2021).

[5] H. Fuketa *et al.*, IEEE Transactions on Circuits and Systems I: Regular Papers, **70**, 12, pp. 5220–5228 (2023).

[6] T. Mizutani *et al*, Japanese Journal of Applied Physics, **61**, SC, p. SC1006 (2022).

[7] H. Oka *et al.*, 2022 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits)IEEE, pp. 334–335 (2022).

[8] T. Inaba *et al.*, IEEE Access, **12**, pp. 12458–12464 (2024).

[9] A. Beckers, F. Jazaeri and C. Enz, IEEE Electron Device Letters, **41**, 2, pp. 276–279 (2020).

[10] H.Oka *et al.*, 2023 International Electron Devices Meeting (IEDM), pp. 1–4 (2023).

[11] T. Ikegami *et al.*, Journal of Computational Electronics, **18**, pp. 534–542 (2019).

[12] P. Giannozzi et al., J.Phys.: Condens.Matter, **21**, 395502 (2009).

[13] P. Giannozzi et al., J.Phys.: Condens.Matter, **29**, 465901 (2017).

[14] J. P. Perdew, Phys. Rev. Lett., 55, 1665 (1985).

[15] J. P. Perdew, K. Burke, and M. Ernzerhof, Phys. Rev. Lett., 77, 3865 (1996).

[16] P. E. Bloächl, Phys. Rev. B, 50, 17953 (1994).

[17] G. Kresse and D. Joubert: Phys. Rev. B, **59**, 1758 (1999).

[18] H. J. Monkhorst and J. D. Pack, Phys. Rev. B, **13**, 5188 (1976).

# **200nmSOI-MOSFET**の極低温での正方向の基板バイアス依存性 -極低温でのみ発生する Box 界面でのトラップ現象-

# Positive substrate bias dependence of 200nm SOI-MOSFET at cryogenic temperatures

# -Trapping phenomenon at the box interface that occurs only at cryogenic temperatures-

# 金沢工業大学大学院 工学研究科 電気電子工学専攻 〒921-8501 石川県野々市市扇が丘 7-1 2 産業技術総合研究所 〒305-8568 茨城県つくば市梅園 1-1-1 中央第2

李 龍聖 1 森 貴之 1 岡 博史 2 森 貴洋 2 井田 次郎 1

1 Kanazawa Institute of Technology, Ishikawa, Japan 2 National Institute of Advanced Industrial Science and Technology, Ibaraki, Japan

(e-mail:c6300973@st.kanazawa-it.ac.jp)

# <u>Abstract</u>

This study investigates hysteresis phenomena under substrate bias voltage ( $V_{sub}$ ) in 200 nm siliconon-insulator metal-oxide-semiconductor field-effect transistors, which occur only at cryogenic temperatures. Hysteresis was observed in the subthreshold region when a high  $V_{sub}$  was continuously swept. An analysis of the temperature and  $V_{sub}$  dependence indicates that the hysteresis decreases with increasing temperature and decreasing applied  $V_{sub}$ . It was also observed that introducing a delay between continuous measurements can reduce hysteresis, even when a high  $V_{sub}$  is applied. These observations suggest that the hysteresis is due to strong inversion on the box side at cryogenic temperatures, with traps that are active only at these low temperatures and show de-trap behavior over extended periods. Additionally, shoulder-like characteristics were observed, indicating that the edge of the device might turn on first due to trapping at the edge.

## 1. はじめに

量子コンピュータは、量子化学計算や組み合わせ最適化などの重要な社会的問題を従来の コンピュータよりも迅速に解決できる可能性 を秘めているため、近年注目を集めている。超 伝導システムやスピンベースシステムなどの 量子コンピュータは、室温の制御システムを接 続する多数の電線を介して、mK 温度で量子ビ ットを制御している。しかし、より多くのマル チ量子ビットシステムが開発されるにつれて、 配線の制限や熱流入などの課題に直面してい る。これに対処するために、相補型金属酸化物 半導体電界効果トランジスタ(MOSFET)など の制御回路を極低温環境に統合すること(クラ イオ CMOS)がますます注目を集めている[1-3]。 さらに、クライオ CMOS は、冷凍システムの冷 却能力を満たすために低消費電力で動作する 必要がある。また、MOSFET には低温にすると しきい値電圧(V<sub>th</sub>)が上昇する特性がある。そ こで、我々が用いているシリコンオンインシュ レータ(SOI) MOSFET は、V<sub>th</sub>制御を可能にす るバックゲートを備えており、低温環境でも消 費電力を削減することができるデバイスであ る。これまでの研究では、基板バイアス(V<sub>sub</sub>)の 影響を調査し、極低温環境における SOI MOSFET の低電力ポテンシャルが実証されて きた[4-7]。本研究では、極低温環境の SOI MOSFET に対する基板バイアスの影響を調べ、 同様の条件下で連続測定を行った際に生じる 履歴現象について、新たな知見を示す。

#### 2. 測定条件・測定デバイス

図1は、本研究で使用したNチャネルSOI MOSFETの構造とパラメータを示している。デ バイスは、ラピスセミコンダクタ社の200nm SOI CMOS プロセスを使用して製造された。チ ャネルの不純物濃度を変えることでしきい値 電圧値を制御した、Regular Vth (RVt)とLow Vth (LVt)の2種類のデバイスを使用した。



Fig. 1 Structure and parameters of SOI MOSFET.

また、測定器は KEITHLEY 4200(半導体パラ メータ・アナライザ)を用い、低温チャンバーは Oxford Instruments 社の Optistat Dry(無冷媒ボト ムローディング式光学測定用クライオスタッ ト)を用いた。Optistat Dry はギフォートマクマ ホン冷凍機で、ヘリウムを圧縮・膨張させて循 環させることで温度を下げている。

- 3. 結果および考察
- 3.1 SOIMOSFET の温度・V<sub>sub</sub>特性

図 2 は、LVt デバイスのドレイン電流対ゲート電圧( $I_d$ - $V_g$ )特性の温度および  $V_{sub}$  依存性を示している。図 2 (a) に示すように、温度が低下すると  $V_{th}$ が増加する。ただし、図 2 (b) は、 $V_{sub}$ を適用すると増加した  $V_{th}$  を減少させることができることを示している。これは、SOI MOSFETが極低温で低電力デバイスになる可能性があることを示している。



 3.2.1 3 Kにおける正 V<sub>sub</sub>の特異な現象 図 3 および図 4 は、3 K の低温環境下で、 LVt および RVt を正 V<sub>sub</sub> 0 ~ 10 Vにおいて、
 2 サイクル連続して測定した結果を示している。
 図 3、4 ともに左図が 1 サイクル回目、右図が
 2 サイクル回目の測定である。2 回目の測定(2 回 目)では、V<sub>sub</sub>=0 ~ 4Vのサブスレッショルド 領域の特性が最初の測定(1 回目)と異なる。これ は、両方のデバイスで見られる。我々は、この 現象を特異な履歴現象として注目している。



Fig. 5 Image of shoulder shaped hysteresis

2.2.3 Kにおける負 V<sub>sub</sub>連続測定
 図 6は、3Kで負 V<sub>sub</sub>を2 サイクル連続測定
 した結果を示している。この場合、V<sub>sub</sub>は-20 V
 まで印加しましたが、履歴現象は生じなかった。
 これは、履歴現象が正 V<sub>sub</sub>を印加した場合にの
 み発生する特異な現象であることを示している。



Fig. 6 Two-cycle measurement of negative  $V_{sub}$  of LVt (a) 1st (b) 2nd.

3.3 履歴現象の最大 *V*<sub>sub</sub> 依存性

図 7 は、2 サイクル測定で最大  $V_{sub}$  を変化させた場合の測定結果を示している。最大  $V_{sub}$  が 6 V では、履歴現象は生じない。ただし、最大  $V_{sub}$  が 8 V と 10 V のときに履歴現象が生じ、8 V での履歴現象は 10 V での履歴現象より非常 に弱い。また、図 8 に、バックゲート側の MOSFET の動作を表す  $I_d$ - $V_{sub}$ 特性を示している。 バックゲート側 MOSFET の  $V_{th}$  は約 7 V である。履歴現象を生じさせる  $V_{sub}$ は、裏面側で反転状態にあることが確認できる。



Fig. 7 Two-cycle measurement with maximum  $V_{sub}$  at 3 K. (a) 10 V maximum  $V_{sub}$ shows hysteresis in 2nd. (b) With maximum  $V_{sub}$ of 8 V, hysteresis is weaker. (c) When the maximum  $V_{sub}$  is 6 V, no hysteresis is observed.



Fig. 8 3 K back gate sweep

3.4 履歴現象の温度依存性

図 9は、履歴現象の温度依存性を示している。 温度が上昇すると、履歴現象は徐々に弱まって いる。30Kでは履歴現象がほとんど生じていな い。



Fig. 9 Two-cycle measurement with varying maximum  $V_{sub}$  at 3 K. (a) 10 V maximum  $V_{sub}$  shows hysteresis in 2nd. (b) With maximum  $V_{sub}$  of 8 V, hysteresis is weaker. (c) When the maximum  $V_{sub}$  is 6 V, no hysteresis is observed.

3.5 履歴現象のゲート幅依存性

図 10 は、履歴現象のゲート幅  $W_g$ 依存性を示している。ゲート幅が 5  $\mu$ m でも弱い履歴現象は生じていたが、肩状ほど顕著な現象は生じていない。



Fig. 10 Dependence of Hysteresis on  $W_g$  in two-cycle measurement. (a) 2nd with  $W_g = 1 \mu m$ . (b) 2nd with  $W_g = 5 \mu m$ .

3.6 履歴現象の時間依存性

図 11 は、デバイスが元の $I_d$ - $V_g$ 状態に戻る条件を示している。1回目の測定と2回目の測定 の間隔を長くした場合(図 11 (c))、または2 回目の測定の前に温度を 300 K に上げた場合 (図 11 (d))、履歴現象が生じていなかった。



Fig. 11 Two-cycle measurement (a) 1st, (b) 2nd, (c)with interval time (approximately 6 hours), and (d) via room temperature (300 K).

### 4. 考察

N-channel SOI MOSFET は、ゲートの下にホー ルを蓄積することでメモリ効果を示し、この効 果は極低温で増幅される[8-10]。これはよく知 られている浮遊ボディ効果である。したがって、 ここで観察された履歴現象は、参考文献[8-10] で説明されている効果とは異なる。測定結果よ り履歴現象は、チャネル不純物濃度に関係なく、 ボックス界面で強い反転を引き起こすのに十 分な正の V<sub>sub</sub> (V<sub>sub</sub> > 8 V)が印加された場合にの み、極低温(<10K)で発生することを示している。 また、時間依存性から履歴現象は、室温に戻す か、長い遅延を設けることで緩和される性質を 持っていることが分かった(図 11 を参照)。そこ で、履歴現象は、キャリアのトラップ・デトラ ップが関係していると推察している。以上より、 界面準位が存在しており、室温ではキャリアの トラップおよびデトラップが迅速に行われる 一方、極低温では界面準位でのキャリア滞在時 間が非常に長くなり、これが極低温で履歴現象 を引き起こしていると考えられる。

また、履歴現象に見られる肩状の特徴は、デ バイス内に V<sub>th</sub> が低い領域が存在することを示 していると解釈している。この解釈は、異なる W<sub>g</sub>での測定によって裏付けられており、ヒステ リシスはエッジ効果によって影響されること を示唆している (図 10)。デバイス端の電界は 中央よりも強いため、肩状のような履歴現象が 発生する可能性がある。

以上より、低温環境で背面が強反転するほど の正 V<sub>sub</sub>を印加した際、キャリアがバックゲー ト側にトラップされる可能性がある。特に、キ ャリアのトラップは界面準位のトラップによ って発生する可能性があると考えている。そし て、デバイス端では中央よりも電界が強くなっ ていると考えられ、デバイス端のトラップが、 肩状のような履歴現象に寄与し、低い Vgでも電 流が流れるようになると考えられる。

## 5. まとめ

この研究により、極低温 SOI MOSFET の正 V<sub>sub</sub> が履歴現象を引き起こすことが明らかにな りました。履歴現象は、従来の浮遊ボディ効果 とは異なるメカニズムによって発生すると思 われますが、これは非常に低温でのみアクティ ブになるトラップによるものと考えられる。こ の現象は、回路設計とパラメトリックテストで 考慮する必要がある。

#### 謝辞

本講演で発表した研究は、国立研究開発法人新 エネルギー・産業技術総合開発機構(NEDO)の 委託業務(JPNP16007)の結果得られたものです。 参考文献

[1] E. Charbon, F. Sebastiano, A. Vladimirescu, H. Homulle, S. Visser, L. Song, R.M. Incandela, "Cryo-CMOS for Quantum Computing ", in IEDM, December 2016, doi 10.1109/IEDM.2016.7838410

[2] B. Patra, R. M. Incandela, J. P. G. van Dijk, H. A. R. Homulle, L. Song, M. Shahmohammadi, et al., " Cryo-CMOS Circuits and Systems for Quantum Computing Applications ", IEEE Journal of Solid-State Circuits, vol. 53, no. 1, January 2018, doi 10.1109/JSSC.2017.2737549

[3] H. Oka, " Cryo-CMOS device technology for quantum computers ", JSAP Rev. 2022, doi https://doi.org/10.11470/jsaprev.220305

[4] M. Cassé, B. Cardoso Paz, G. Ghibaudo, T. Poiroux, S. Barraud, M. Vinet, et al., " Cryogenic Operation of Thin-Film FDSOI nMOS Transistors: The Effect of Back Bias on Drain Current and Transconductance ", IEEE Transactions on electron devices, vol. 67, no. 11, November 2020, doi 10.1109/TED.2020.3022607

[5] F. A. Mamun , D. Vasileska, I. S. Esqueda, " Impact of Back-Gate Biasing on the Transport Properties of 22 nm FD-SOI MOSFETs at Cryogenic Temperatures ", IEEE Transactions on electron devices, vol. 69, no. 10, october 2022, doi 10.1109/TED.2022.3199328

[6] S. S. T. Nibhanupudi, S. R. S. Raman, M. Cassé, L. Hutin, J. P. Kulkarni, "Ultra-Low-Voltage UTBB-SOI-Based, Pseudo-Static Storage Circuits for Cryogenic CMOS Applications ", in IEEE Journal on Exploratory Solid-State Computational Devices and Circuits, vol. 7, no. 2, december 2021, doi 10.1109/JXCDC.2021.3130839

[7] H. Bohuslavskyi et al., " Cryogenic Characterization of 28-nm FD-SOI Ring Oscillators With Energy Efficiency Optimization" IEEE T-ed, vol. 65, no. 9, pp. 3682-3688, Sept. 2018, doi 10.1109/TED.2018.2859636

[8] M. R. Tack, M. Gao, C. L. Claeys, G. J. Declerck,
" The Multistable Charge-Controlled Memory Effect in SOI MOS Transistors at Low Temperatures ", in IEEE Transactions on electron devices, vol. 31. no. 5, May 1990, doi 10.1109/16.108200

[9] J. Ho. Bae, J. W. Back, M. W. Kwon, J. H. Seo, K. Yoo, S. Y. Woo, et al., " Characterization of a Capacitorless DRAM Cell for Cryogenic Memory Applications ", in IEEE Electron Device Letters , vol. 40, October 2019, doi 10.1109/LED.2019.2933504 [10] W. Chakraborty, R. Saligram, A. Gupta, M. S. Jose, K. A. Aabrar, S. Dutta, et al., " Pseudo-Static 1T Capacitorless DRAM using 22nm FDSOI for Cryogenic Cache Memory ", in IEEE International Electron Devices Meeting (IEDM), December 2021, doi 10.1109/IEDM19574.2021.9720578

[11] R. Ri, T. Mori, H. Oka, T. Mroi, J. Ida "クライ オ 200nmSOIMOSFET の基板バイアス効果お よび履歴現象の解析", in SDM, August 2023, SDM2023-42 ICD2023-21

# Low-temperature crystallization enhancement of Hf<sub>0.5</sub>Zr<sub>0.5</sub>O<sub>2</sub> thin films using H<sub>2</sub>O<sub>2</sub> as ALD oxidant

車 浩銘<sup>1</sup>, 女屋 崇<sup>1</sup>, 石井 政輝<sup>2</sup>, 髙 洋志<sup>2</sup>, 喜多 浩之<sup>1</sup>

1 東京大学大学院 新領域創成科学研究科 物質系専攻 〒277-8561 千葉県柏市柏の葉 5-1-5

2 大陽日酸株式会社 R&D ユニット つくば研究所 エレクトロニクス開発部 〒300-2611 茨城県 つくば市大久保 10

Haoming Che<sup>1</sup>, Takashi Onaya<sup>1</sup>, Masaki Ishii<sup>2</sup>, Hiroshi Taka<sup>2</sup>, and Koji Kita<sup>1</sup>

1 Department of Advanced Materials Science, Graduate School of Frontier Sciences, The University of

Tokyo, 5-1-5 Kashiwanoha, Kashiwa, Chiba 277-8561, Japan

2 Electronics Development Department Tsukuba Laboratory, R&D Unit, TAIYO NIPPON SANSO

Corporation, 10 Okubo, Tsukuba, Ibaraki 300-2611, Japan

Tel/Fax:+ 81-4-7136-5456 (e-mail: 3316270435@edu.k.u-tokyo.ac.jp)

## Abstract

We fabricated 10-nm-thick  $Hf_{0.5}Zr_{0.5}O_2$  (HZO) films by atomic layer deposition (ALD) at 250 °C using  $H_2O$  or  $H_2O_2$  as an oxidant and a low-temperature post-deposition annealing (PDA) at 400 °C. The as-deposited  $H_2O_2$ -based HZO film exhibited lower impurity concentrations of carbon and nitrogen, and higher film density compared to the  $H_2O$ -based film. For the  $H_2O_2$ -based HZO film, it was observed that the crystallization of the orthorhombic (O), tetragonal (T), and cubic (C) phases had already started in as-deposited film, and the formation of the O/T/C phases was enhanced even by a low-temperature PDA at 400°C. On the other hand, the  $H_2O$ -based film showed an amorphous structure even after the PDA. These results indicate that the reduction of carbon and nitrogen impurity concentrations of HZO films by using  $H_2O_2$  as an ALD oxidant should be a key factor to obtain the crystallized HZO films with a low thermal budget.

## 1. Introduction

Ferroelectric  $Hf_{0.5}Zr_{0.5}O_2$  (HZO) is a promising candidate material for future integrated ferroelectric memory devices due to its scalability and matured atomic layer deposition (ALD) process, which has advantages over other deposition methods that enable a nano-meter scale thickness control, good step coverage, and high uniformity [1]. The origin of the ferroelectricity for HZO is thought to be the metastable orthorhombic (O) phase [2]. Therefore, O phase formation in HZO films is a key to realize superior ferroelectricity. Due to process limitation, low-temperature O phase crystallization is required, for example, the thermal budget for back-end-of-line (BEOL) process is up to 400°C. It has been reported that residual impurities, which originated from incomplete reaction between precursor and oxidant during the ALD process, affect the crystallinity of HZO films [3]. To reduce these residual impurities, we pay attention to  $H_2O_2$  as the ALD oxidant because of its higher oxidizing ability compared to the conventional oxidant of  $H_2O$  [4]. In this study, we investigated the impact of  $H_2O_2$  on the crystallinity, impurity concentrations, and density of HZO films fabricated using a low-temperature process.

#### 2. Experimental

Fig. 1 shows the process flow and schematic of HZO/TiN/p-Si samples. HZO/TiN/p-Si samples were fabricated as follows: 10-nm-thick HZO films were deposited on TiN (15 nm)/p-Si substrates by ALD at 250°C using (Hf/Zr)[N(C<sub>2</sub>H<sub>5</sub>)CH<sub>3</sub>]<sub>4</sub> (Hf/Zr=1:1) as a precursor and either H<sub>2</sub>O<sub>2</sub> or H<sub>2</sub>O as an ALD oxidant. After deposition of HZO films, post-deposition annealing (PDA) was performed at 400°C in N<sub>2</sub> atmosphere. To avoid the interference of the crystallization of HZO films were fabricated on SiO<sub>2</sub>/p-Si substrates by the same ALD process.



Fig.1 Process flow and schematic of HZO/TiN/p-Si samples.

For HZO/TiN/p-Si samples, X-ray diffraction (XRD) was carried out to evaluate the crystal structures. Secondary ion mass spectrometry (SIMS) was to characterize residual impurity performed concentrations in those HZO films. X-ray reflectivity measurement conducted (XRR) was on HZO/SiO<sub>2</sub>/Si samples to evaluate the density of the HZO films in amorphous state to avoid the influence of the crystallization.

### 3. Results and discussion

Figure 2 shows the XRD patterns of H<sub>2</sub>O and H<sub>2</sub>O<sub>2</sub>based HZO/TiN/p-Si samples before and after the PDA treatment. For the as-deposited H<sub>2</sub>O-based films, the diffraction peaks were negligibly small, indicating that the H<sub>2</sub>O-based HZO film had an amorphous structure. Moreover, the H<sub>2</sub>O-based HZO film maintained an amorphous structure even after the PDA at 400°C. For the as-deposited H<sub>2</sub>O<sub>2</sub>-based film, on the other hand, a small diffraction peak appeared at  $2\theta \approx 30.8^\circ$ , which corresponds to mixture of components originating from the (111) plane of the O, (101) plane of the tetragonal (T), and (111) plane of the cubic (C) phases, indicating a partial crystallization of the HZO film. It is challenging to deconvolute the peaks of the O/T/C phases in XRD analysis using a laboratory-based X-ray source due to the very close peak positions of these phases. After the PDA treatment at 400°C, furthermore, the peak intensity of the O/T/C phases significantly increased, while the peaks originating from (-111) and (111) planes of the monoclinic (M) phase at  $2\theta \approx 28.5^{\circ}$  and 31.6°, respectively, were suppressed. It has been reported that the formation of O/T/C phases for HZO films on TiN substrates were promoted even after a low temperature annealing process at below 400°C when the as-deposited film was partially crystallized with the O/T/C phases [5]. This should be because nanocrystals with the O/T/C phases in the asdeposited HZO films play a role as nuclei for the crystallization during the annealing process. Therefore, the H<sub>2</sub>O<sub>2</sub>-based film showed the highest peak intensity of the O/T/C phases after the low temperature PDA treatment at 400°C because of the start of the partial crystallization during the ALD process.



Fig. 2 XRD patterns of  $H_2O$  and  $H_2O_2$ -based HZO/TiN/p-Si samples before and after the PDA treatment.

To clarify the origin of the difference of their crystallinities, the density and impurity of the asdeposited HZO films were evaluated because the partial crystallization occurs in as-deposited films should be the key for the low-temperature crystallization.

The density of the as-deposited H<sub>2</sub>O and H<sub>2</sub>O<sub>2</sub>-based

HZO films deposited on SiO<sub>2</sub>/p-Si substrates was evaluated using XRR, as shown in Fig. 3. It is noted that both types of HZO films had an amorphous structure after the ALD process (data not shown) on this substrate. The H<sub>2</sub>O<sub>2</sub>-based HZO film exhibited a higher density of 8.0 g/cm<sup>3</sup> compared to 7.8 g/cm<sup>3</sup> for the H<sub>2</sub>O-based film. These different densities are attributable to the difference of the residual impurity content in films such as carbon and nitrogen, which are caused by incomplete reaction between precursor and oxidant during the ALD process.



Fig. 3 XRR patterns of as-deposited  $H_2O$  and  $H_2O_2$ -based HZO/SiO<sub>2</sub>/p-Si samples. The density of HZO films was evaluated from XRR patterns.

Therefore, impurity concentrations in those HZO films were evaluated using SIMS. Figures 4(a) and 4(b) show the SIMS depth profiles of carbon and nitrogen concentrations, respectively, for Al<sub>2</sub>O<sub>3</sub>/HZO/TiN/p-Si samples. A 10-nm-thick Al<sub>2</sub>O<sub>3</sub> cap was deposited on the HZO film by ALD at 250°C to suppress the knock-on effect of surface contaminations on impurity concentration in the HZO film. The concentration of both carbon (2 $\times$  $10^{20}$  atoms/cm<sup>3</sup>) and nitrogen (2×10<sup>19</sup> atoms/cm<sup>3</sup>) for the as-deposited  $H_2O_2$ -based HZO film was almost one order of magnitude lower than those carbon ( $1 \times 10^{21}$  atoms/cm<sup>3</sup>) and nitrogen ( $3 \times 10^{20}$ atoms/cm<sup>3</sup>) for the as-deposited H<sub>2</sub>O-based film. It is considered that these impurities of carbon and nitrogen originated from the ligands of  $(Hf/Zr)[N(C_2H_5)CH_3]_4$  precursor. The H<sub>2</sub>O and H<sub>2</sub>O<sub>2</sub>-based HZO films after PDA at 400°C showed almost the same impurity concentration as the asdeposited ones (data not shown).

During the ALD process, the oxidant reacts with the metal precursor, replacing its organic ligands to form HZO films. However, residual organic ligands may be incorporated into the film if the ligands are not completely removed due to the poor oxidizing ability of an oxidant. Therefore, these lower impurity concentrations should be attributed to the higher oxidizing ability of  $H_2O_2$  compared to the conventional oxidant of  $H_2O$  [4], taking account that the reaction time for both ALD processes in our experiments were long enough. It is reasonable that the  $H_2O_2$ -based HZO film with lower impurity concentrations resulted in a higher film density compared to the  $H_2O$ -based film as shown in Fig. 3.



Fig. 4 SIMS depth profiles of (a) carbon and (b) nitrogen concentrations of as-deposited  $H_2O$  and  $H_2O_2$ -based HZO samples. A 10-nm-thick  $Al_2O_3$  film was deposited on HZO/TiN/p-Si samples for SIMS analysis.

Figures 5(a) and 5(b) summarize the relationship between the impurity concentrations of carbon and nitrogen determined by SIMS, respectively, and the peak intensity of the O/T/C phases at  $2\theta \approx 30.8^{\circ}$  evaluated using XRD patterns for H<sub>2</sub>O and H<sub>2</sub>O<sub>2</sub>-based as-deposited HZO films.



Fig. 5 Relationship between (a)carbon and (b)nitrogen impurity concentrations and peak intensity of the O(111)/T(101)/C(111) phases evaluated using SIMS depth profiles and XRD, respectively, of as-deposited H<sub>2</sub>O and H<sub>2</sub>O<sub>2</sub>-based HZO films.

The H<sub>2</sub>O<sub>2</sub>-based HZO film exhibited lower carbon and nitrogen impurity concentrations and higher peak intensity of the O/T/C phases compared with the H<sub>2</sub>O-based film. These results suggest that the promoted crystallization and formation of the O/T/C phases in HZO films resulted from the decreased carbon and nitrogen impurities. Previous studies have shown that a lower annealing temperature for the crystallization and O phase formation of HZO films was achieved when the carbon impurity concentration decreased in ALD-HZO films, resulted in a superior ferroelectricity [6]. In addition, it has been reported that incorporation of nitrogen into  $HfO_2$  films increases the crystallization temperature, as nitrogen ions act as crystallization inhibitors that induce lattice distortion and promote the disordered structure formation [7]. Therefore, the improved crystallinity of  $H_2O_2$ -based HZO films is attributable to the reduction of both carbon and nitrogen impurities, which facilitates the partial crystallization even during the ALD process at 250°C and enhanced crystallization by low temperature annealing process at 400°C.

#### 4. Conclusion

Two types of ALD-HZO films were fabricated using  $H_2O$  or  $H_2O_2$  as an oxidant. For the as-deposited HZO films, the impurity concentrations of carbon and nitrogen of the H<sub>2</sub>O<sub>2</sub>-based film were lower than those of the H<sub>2</sub>O-based film. Therefore, the higher film density of the HZO film was obtained after the ALD process by using H<sub>2</sub>O<sub>2</sub> as an oxidant. The asdeposited and PDA-treated H2O-based films had an amorphous structure. On the other hand, the asdeposited H<sub>2</sub>O<sub>2</sub>-based HZO film showed a precrystallization of the O/T/C phases and the crystallization was significantly promoted after a low-temperature annealing at 400°C. Based on these results, it is indicated that the carbon and nitrogen impurities in HZO films can be reduced by using H<sub>2</sub>O<sub>2</sub> as ALD oxidant, resulted in low temperature crystallization and formation of the O/T/C phases.

#### Reference

- [1] S. M. George, Chem. Rev 110, 111 (2010).
- [2] X. H. Sang et al., Appl. Phys. Lett **106**, 162905 (2015).
- [3] K. D. Kim et al., J. Mater. Chem. C 4, 6864 (2016).
- [4] Y. C. Jung et al., Appl. Phys. Lett **121**, 222901 (2022).
- [5] T. Onaya et al., Microelectronic Eng **215**, 111013 (2019).
- [6] Y. S. Lee et al., Mater. Today. Nano **28**, 100546 (2024).
- [7] G. He et al., Appl. Surf. Sci 253, 8483 (2007).

# Hf<sub>0.5</sub>Zr<sub>0.5</sub>O<sub>2</sub>を用いた MFM キャパシタの電気的特性の温度変化 Temperature Dependence of Electrical Properties of MFM capacitor with Hf<sub>0.5</sub>Zr<sub>0.5</sub>O<sub>2</sub> layer

<sup>1</sup>愛知工大<sup>2</sup>名大工 ○手島蒼生<sup>1,</sup> 山英司<sup>1</sup>, 山田樹央<sup>1</sup>, 一野祐亮<sup>1</sup>, 清家善之<sup>1</sup>,森竜雄<sup>1</sup>, 牧原克典<sup>2</sup>田岡紀之<sup>1</sup> <sup>1</sup>Aichi Inst. of Tech, <sup>2</sup>Nagoya Univ., A. Teshima<sup>1</sup>, E. Yama<sup>1</sup>, M. Yamada<sup>1</sup>, Y. Ichino<sup>1</sup>, Y. Seike<sup>1</sup>, T. Mori<sup>1</sup>, K. Makihara<sup>2</sup>, N. Taoka<sup>1</sup> E-mail: v24722vv@aitech.ac.jp, ntaoka@aitech.ac.jp

#### <u>Abstract</u>

A hafnium-based oxide layer with ferroelectricity has attracted much attention as a candidate material for next-generation memory and steep slope devices. However, electrical properties related to defects in the ferroelectric layer and at an interface between the ferroelectric layer and an electrode have not yet fully understood. In this study, C-V characteristics of a metal/Hf<sub>0.5</sub>Zr<sub>0.5</sub>O<sub>2</sub>/metal capacitor were systematically investigated changing measurement temperature and frequency. It was found that the frequency dispersion of the C-V characteristics increases with decreasing the measurement temperature. Furthermore, it was also found that the temperature dependence of the C-V characteristics could be originated from pyroelectric property of the Hf<sub>0.5</sub>Zr<sub>0.5</sub>O<sub>2</sub> layer.

## 1. 背景

近年、Hf系酸化物の結晶構造を制御すること で、Hf系酸化物が強誘電性を示すことが発見さ れた。そのため、強誘電性 Hf系酸化物の不揮発 性メモリや Steep slope デバイスへの応用が期待 され、活発な研究が行われている。しかしなが ら、結晶化した絶縁膜中の粒界には、多量の欠 陥が存在する。また、強誘電体/金属界面にも多 量の欠陥が存在すると考えられる。しかしなが ら、それらの欠陥がデバイスの電気特性に与え る影響の理解は未だ不十分である。

欠陥の容量-電圧特性(*C*-*V*)への影響は、一般 的に、周波数および温度を変えて評価される。 一方で、LaZrO などの強誘電体は誘電率の周波 数依存性が見られることから[1]、周波数を変え ることによる容量変化が欠陥の ac 応答に起因 しているとは限らない。また、強誘電体は、焦 電特性を示すため、温度を変えることによって、 分極状態が変化する。そのため、温度を変える ことによる容量変化も欠陥の ac 応答に限定す ることはできないと考えられる。

そこで本研究では、欠陥起因の容量変化を検 出することを目的とし、金属/強誘電性 Hf 酸化 物/金属(MFM)キャパシタの電気的特性を、 温度と周波数を変化させて測定し、それらが電 気特性に与える影響を詳細に調べた。

#### 2. 実験方法

本研究では、高濃度 Si 基板を用いた。その Si 基板の自然酸化膜を除去するために、希釈 HF 溶液処理を行なった [2]。その後、Ar と N<sub>2</sub>の混 合ガスを用いた反応性 DC スパッタリングによ って、厚さ 10 nm の TaN 膜を堆積した[2]。その TaN 膜上に、HfO<sub>2</sub>ターゲットと ZrO<sub>2</sub>ターゲッ トを用いたスパッタリングにて、HfO<sub>2</sub>/ZrO<sub>2</sub> ナ ノラミネート構造を形成した。各層の膜厚は、 0.25 nm で、全膜厚が 15 nm になるように形成 した[2]。さらに、TaN を HfO<sub>2</sub>/ZrO<sub>2</sub> ラミネート 構造上に、スパッタリングによって形成した。 作製した TaN/Hf<sub>0.5</sub>Zr<sub>0.5</sub>O<sub>2</sub>/TaN(MFM)/Si キャパ シタを、窒素雰囲気中 700℃で 1 分間熱処理し た[2]。この試料の *C-V* 特性を、温度と周波数を 変えて測定した。

#### 3. 結果および考察

図1(a)および(b)は、それぞれ300Kおよび200K で測定した*C-V*カーブである。ここでは測定周 波数を1kHzから1MHzまで変えて測定してい る。図1(a)および図1(b)共に、±1V付近で容量 のピークがみられ、いわゆるMFMキャパシタ のButterflyカーブが確認される。また、図1(a) および図1(b)共に、測定周波数が低下するにつ れて容量が増加していることがわかる。また、



Fig.1 C-V curves of the MFM capacitor measured at (a)300K and (b)200K. Here, the measurement frequencies are in a range from 1 kHz to 1 MHz.

その変化幅は、300K の場合と比べて、200K の 場合の方が大きいことがわかる。容量の温度変 化をより系統的に把握するために、様々な温度 で測定した C-Vカーブを図 2 に示す。測定周波 数は 1MHz である。温度の低下に伴い容量が減 少していることがわかる。また、Butterfly カー ブの形状はほとんど温度に依存しないことが わかる。欠陥に起因した容量変化は、温度や周



Fig.2 *C*-V curves of the MFM capacitor measured at the various temperatures. Here, the measured frequency is 1MHz.

波数に強く依存すると考えられる。一方で、前 述した様に、強誘電体は、焦電特性を示すこと から、電圧変化に伴う電荷量変化が温度ととも に変化すると考えられる。つまり図1および図 2に見られる容量の変化を欠陥起因か焦電効果 起因かを切り分けることは困難である。

そこで、まず、強誘電体中のダイポールの配向 分極による電荷量を*C-V*カーブから見積もるこ とを検討した。今回形成した Hf<sub>0.5</sub>Zr<sub>0.5</sub>O<sub>2</sub>膜には、 常誘電体と強誘電体が混在していると考えら れる。その誘電率をそれぞれをおよび $\varepsilon_{ferro}$ とし、 膜厚を*d*とする。また、Hf<sub>0.5</sub>Zr<sub>0.5</sub>O<sub>2</sub> 膜は多結晶 であると考えられることから、膜内でダイポー ルの向きに分布が存在すると考えられる。分布 による誘電率の変化分を $\varepsilon_{dip}(V)$ とし、電圧の関 数とする。ダイポールが微小 ac 信号に応答し、 かつ分極反転する場合、単位面積あたりの容量 は*Ctotal\_dip* =  $\varepsilon$  /*d*+( $\varepsilon_{ferro} + \varepsilon_{dip}(V)$ )/*d*で表せる。ま た、ダイポールの影響が無い場合の容量は、*Ctotal* =  $\varepsilon$  /*d*+ $\varepsilon_{ferro}$ /*d*で表せる。したがって、配向分極 に起因した電荷量 *Qdip*は、以下の式で表される。

$$Q_{dip}(V) = \int_{-V}^{V} \frac{\varepsilon_{dip}(V)}{d} dV$$
$$= \int_{-v}^{V} (C_{total\_dip} - C_{total}) dV.$$

上式および様々な周波数で測定したC-Vカーブ から求めた電荷量を周波数の関数として図3に 示す。周波数の増加と共に、電荷量が減少して いることがわかる。この減少は、欠陥の ac 応答 の減少とも考えられるが、背景で述べた様に、 LaZrO などの強誘電体では、誘電率が、0.1kHz-1MHz の範囲でも変化することが報告されてい ることを考慮すると、依然として欠陥起因か膜 の本質的な性質か切り分けることは困難であ



Fig.3 Charge densities evaluated from the integration of the capacitances using the equation as a function of the frequency.

#### る。

図4に様々な温度で測定した1MHzでの*C-V* カーブから求めた電荷量の温度依存性を示す。 温度の減少に伴い線形に電荷量が減少してい ることがわかる。この傾きから焦電係数を求め ると、84pC/cm<sup>2</sup>Kと算出された。また、*C-V*カ ーブの積分から求めた残留分極値は、 Pr~0.1µC/cm<sup>2</sup>であった。これらの値と既報の焦 電係数と残留分極値との関係[3]を考慮すると、 図1および2で見られた温度依存性は主に焦電 特性に起因していると考えられる。そのため、 周波数と温度を変えて、*C-V*特性から欠陥起因



Fig.4 Charge densities evaluated from the integration of the capacitances using the equation as a function of the temperature.

の ac 応答を定量的に評価するためには、更なる 精密測定および膜中の結晶構造を意図的に変 えた試料の評価が必要であると考えられる。

#### 4. まとめ

TaN/Hf0.5Zr0.5O2/TaN キャパシタの C-V 特性を 様々な周波数および温度で評価した。容量の周 波数分散は温度を下げることで増加すること が明らかになった。また、電荷量の温度依存性 から焦電係数が 84pC/cm<sup>2</sup>K であることが明ら かになった。既報の焦電係数と残留分極値の関 係と本研究で得られた焦電係数の値を踏まえ ると、C-V 特性の温度依存性は焦電特性に起因 している可能性があることが明らかとなった。

#### 謝辞

本研究で用いた MFM キャパシタは、(国研) 産業技術総合研究所の右田真司氏から提供さ れた。

## 参考文献

- [1] C. Zhao *et al.*, Nanoscale Research Letters **8** 456(2013).
- [2] S. Migita *et al.*, Appl. Phys. Express **14** 051006 (2021).
- [3] C. Mart *et al.*, Appl. Phys. Lett. **114**, 102903 (2019)

# トンネル FET 用 Ti<sub>0.3</sub>Zn<sub>0.7</sub>O<sub>1.3</sub> チャネルの電子物性に対して 界面形成プロセスが与える影響

# Effects of interface formation process on electronic properties of n-type Ti<sub>x</sub>Zn<sub>1-x</sub>O<sub>1+x</sub> channel for tunnel FETs

小川 健太 1,2 知京 豊裕 2 小椋 厚志 1,3 長田 貴弘 2,1

1 明治大学大学院理工学研究科 〒214-8571 神奈川県川崎市多摩区東三田 1-1-1
 2 物質・材料研究機構 〒305-0044 茨城県つくば市並木 1-1

3 明治大学再生可能エネルギーインスティテュート 〒214-8571 神奈川県川崎市多摩区東三田 1-1-1

Kenta Ogawa<sup>1, 2</sup>, Toyohiro Chikyow<sup>2</sup>, Atsushi Ogura<sup>1, 3</sup>, and Takahiro Nagata<sup>2, 1</sup>

1 School of Science and Technology, Meiji University, 1-1-1 Higashimita, Tama-ku, Kawasaki, Kanagawa 214-8571, Japan

2 National Institute for Materials Science (NIMS), 1-1 Namiki, Tsukuba, Ibaraki 305-0044, Japan

3 Meiji Renewable Energy Laboratory, Meiji University, 1-1-1 Higashimita, Tama-ku, Kawasaki, Kanagawa 214-8571, Japan

Tel: + 81-29-860-4546, (e-mail: ce241031@meiji.ac.jp, NAGATA.Takahiro@nims.go.jp)

## <u>Abstract</u>

Tunnel field-effect transistors (tunnel FETs) are attracting attention as a low-power consumption device. We focused on  $Ti_xZn_{1-x}O_{1+x}$ , a solid solution of  $TiO_2$  and ZnO, as a channel material, expecting that the high oxygen bond dissociation energy ( $E_{bd}$ ) of Ti would suppress oxygen vacancies and interfacial states to improve the tunneling properties. In this report, to understand the interfacial reactions between elements with different  $E_{bd}$  and Si, the interfacial reactions were investigated, and it was found that the  $Ti_{0.3}Zn_{0.7}O_{1.3}$  film with an initial  $TiO_2$  layer in a  $TiO_2/ZnO$  multiple stacked structure rather than a single synthesis has the most stable interfacial SiO<sub>2</sub> layer and the effective tunneling properties, which can be applied to the tunnel FETs.

#### 1. はじめに

近年、人工知能や自動運転技術の発展などに より半導体デバイスの高性能化と供給量の増 加が求められている一方で、集積回路の消費電 力の増加が問題となっている。トランジスタの 性能指標の一つであるサブスレッショルドス イング(SS)値は、従来のSiベースのMOSFETに おいては室温で 60 mV/dec.より小さくすること が出来ず、この理論限界がデバイスの低消費電 力化を妨げている。トンネル電界効果トランジ スタ(トンネル FET)は、電子のトンネル効果を 利用した電流変化によりスイッチングを行う ため、理論限界値よりも小さい SS 値が期待で き、低電圧でオン・オフ動作をするため、デバ イス全体の低消費電力化が実現出来る[1-4]。

トンネル FET に適用可能な材料はいくつか 提案されているが、我々はこれまでn型酸化物 半導体(n-OS)と p型IV族半導体(p-IV)の組み合 わせに注目してきた。これらの材料はタイプII ヘテロ接合の形成により高い Ion/Ioff 比が期待出 来ることや、固溶体化と組成変化により特性を 制御出来るという利点がある[5,6]。先行研究に おいて加藤らは、ZnO/p-Si(Ge)トンネル FET お よび ZnSnO/p-Si トンネル FET を実証した。し

かし、ZnO/p-Si(Ge)トンネル FET においては、 ZnO の粒成長に伴い膜厚が不均一になること でトンネル距離が一定とならないこと[7,8]、 ZnSnO/p-Si トンネル FET においては、界面に意 図せず形成された SiO2 層の界面準位に電子が トラップされることにより[9]、どちらも SS 値 が理論限界値を下回るに至っていない。これま でに我々は高い酸素結合解離エネルギー(Ebd)が 酸素欠損を抑制し、界面準位を低減させること を期待して、TiO<sub>2</sub>と ZnO の固溶体である Ti<sub>x</sub>Zn<sub>1-</sub> <sub>x</sub>O<sub>1+x</sub>に注目し、組成比と物性の相関関係や熱処 理の影響について調査してきた[10,11]。それら の結果と石英基板上に製膜した Ti<sub>r</sub>Zn<sub>1-r</sub>O<sub>1+r</sub> 膜 の抵抗率評価から、界面 SiO2 層の欠陥低減には 水素ガスを用いたフォーミングガスアニール (FGA)が有効であることと、非晶質、低抵抗、低 表面粗さを満たす x = 0.3 の組成は、トンネル FET チャネル層に適した特性を持つ可能性があ ることが示唆された。

電気的・物理的特性をさらに向上させるため には、Ti と Zn の異なる酸化エネルギーが界面 SiO<sub>2</sub>層の形成に与える影響を理解し、界面 SiO<sub>2</sub> 層の制御性を向上させる必要がある。本発表で は組成比をx=0.3に固定し、3種類の界面形成 プロセスが電子物性に与える影響を調査した 結果を報告する。

## 2. 実験条件

Ti<sub>0.3</sub>Zn<sub>0.7</sub>O<sub>1.3</sub> 膜をパルスレーザー堆積法(PLD) によって p-Si(100) 基板上に製膜した。 p-Si 基板 はアセトン、エタノールを用いた有機洗浄、純 水洗浄の後に、自然酸化膜を取り除くためにHF 処理を実施した。ターゲットには Ti<sub>0.3</sub>Zn<sub>0.7</sub>O<sub>1.3</sub>、 TiO<sub>2</sub>、ZnO のセラミック焼結ターゲットを用い て、Fig.1に示すような3種類の試料を作製し た。以下ではそれぞれの試料を界面形成プロセ ス別に"Single layer"、"TiO<sub>2</sub> first"、"ZnO first"と 呼ぶ。TiO<sub>2</sub> first と ZnO first は約 0.4 nm 厚の層 を交互に重ねて TiO<sub>2</sub>: ZnO の比率を 3:7 に調 整した多層構造となっている。PLD のレーザー 光源には KrF エキシマレーザー (波長: 248 nm) を使用し、酸素分圧は 1×10<sup>-4</sup> Torr に設定 した。基板温度は 300℃とし、トンネル電流成 分や界面変化の検出を用意にするために、膜厚 は全ての試料において 5 nm とした。次に電気 測定用に基板表面に Al 電極を蒸着し、裏面に は Ti 電極と Pt 電極を DC スパッタリングで 堆積した。最後に RTA 装置により 4% H<sub>2</sub>: N<sub>2</sub> ガ スを用いた FGA を 400℃で 30 分間行った。

電気特性は半導体パラメータアナライザを 使用して電流-電圧(I-V)測定により評価した。物 理特性は、原子間力顕微鏡(AFM)により表面粗 さを、X線光電子分光法(XPS)により化学結合状 態をそれぞれ評価した。XPS では、通常の表面 敏感な Al-Ka-X線源(エネルギー1.49 keV、全エ ネルギー分解能 700 meV) に加えて、Si 基板と の界面層の変化を明確に検出するために、より 深い検出深さと Si 1s スペクトルの計測が可能 な Cr-Ka-X線源(エネルギー5.42 keV、全エネル ギー分解能 1100 meV)を使用した。得られた XPS データは C 1s ピークに対してエネルギ ー較正し、結合状態スペクトルは Shirley 関数 によりバックグラウンドを除去した後、Voigt 関 数を使用してフィッティングを実施した[12]。



Fig.1 Schematic illustration of  $Ti_{0.3}Zn_{0.7}O_{1.3}$  films of (a) Single layer, (b)  $TiO_2$  first, and (c) ZnO first sample structure.

#### 3. 結果および考察

Fig.2 に Single layer、TiO<sub>2</sub> first、ZnO first の I-V 特性を示す。全てのサンプルの電流値の傾き は異なり、Single layer の場合は、逆方向バイア ス側でリーク電流が増加した。TiO<sub>2</sub> first と ZnO first の場合は、pn 接合に由来する良好な整流特 性を示し、順方向バイアスでの電流上昇は TiO<sub>2</sub> first の方が急峻であった。ただし、最小電流値 を示す電圧シフトも TiO<sub>2</sub> first の方が大きいこ とが確認された。これらの I-V 特性の違いを比 較するために、(1) トンネル電流と(2) プー ル・フレンケル放出の電流機構を次の関係とし て解析した[13]。

$$I = V^2 \exp(-\frac{1}{v}) \qquad (1)$$

$$I = V \exp(\sqrt{V}) \tag{2}$$

Fig.3 の (a) および (b) は、各電流成分 (1) お よび (2) の関係をそれぞれ使用して再プロッ トした I-V 特性を示している。これらのプロッ トは、プロットが直線になる範囲で各電流成分 (1) および (2) が存在することを表している。 電圧範囲はそれぞれ 0.3 V から 1.0 V である。



Fig.2 I-V characteristics for Single layer, TiO<sub>2</sub> first, and ZnO first

加藤らの報告によると、Fig.3 (a) に示す非線形 線はトンネル電流の重なりであり、I-V 特性の 劣化と SS 値の増加につながる可能性があるた め[8]、最も線形性の高い TiO<sub>2</sub> first が有効なトン ネル特性を持つことを示唆している。また、 Fig.3 (b) に示す プール・フレンケル放出の非 線形線は電子トラップの増加を意味し、I-V 特 性の劣化につながるため、最も線形性の高い ZnO first は界面欠陥が最も少ないと考えられ る。また、TiO<sub>2</sub> first における最小電流値を示す 電圧シフトの増加の理由は、酸化物半導体中の 欠陥準位または界面準位による電子トラップ の結果であると考えられる。



Fig.3 Replots of I-V characteristics of (a) tunneling current and (b) Pool-Frenkel emission.

異なる電気特性が得られた要因を明らかに するために、AFM および XPS (Al-Kα)により薄 膜構造と結合状態の解析を行った。Fig.4 に

AFM 画像を示す。TiO<sub>2</sub> first と ZnO first のサン プルは、RMS 値が 0.02 nm 未満の非常に平坦で 均一な表面を示した。対照的に、Single layer に はいくつかの微粒子が含まれていた。Fig.5 は、 他の 2 つのサンプルと比較して Single layer に おいて、Zn 2p<sub>3/2</sub>、Ti 2p<sub>3/2</sub>、O 1s 結合スペクトル の全てが高結合エネルギー側にシフトしてお り、フェルミ準位が伝導帯側にシフトしている ことを示している。さらに、各金属イオンの欠 陥を電子密度の変化から評価するため、結合ス ペクトルの半値幅(FWHM)を Table 1 に示す。全 サンプルのZn 2p<sub>3/2</sub>スペクトルのFWHMには大 きな差は見られなかったものの、Ti 2p<sub>3/2</sub>スペク トルでは欠陥構造および Ti 由来の電子の増加 を示唆する FWHM の増大が観測された。これ に対応して、Fig.5(c)のO1sスペクトルは高結 合エネルギー側の欠陥に対応するピークの増 加を示している。さらに、Table1に示している Zn 2p3/2 と Ti 2p3/2 スペクトルから計算した Zn に 対する Ti の面積強度比では、Single layer のみ 大きな値を示し、計測点や酸化物層の膜厚が異 なる試料で±10%以上のばらつきがあり、再現 性が確認されなかった。これらの結果は、Single laver 内での Ti 組成のばらつきや、TiOr の相分 離の可能性を示しており、これがトンネル特性 の劣化や界面の不均一性につながると考えら れる。組成のばらつきや相分離の要因は具体的 には明らかにはなっていないが、Single layer サ ンプルの作製に Ti<sub>0.3</sub>Zn<sub>0.7</sub>O<sub>1.3</sub> ターゲットを用い たことで、Ti と Zn で異なる励起エネルギーや 熱拡散係数が影響した可能性がある[14]。



Fig.4 AFM images of (a) Single layer, (b) TiO<sub>2</sub> first, and (c) ZnO first.



Fig.5 (a) Zn  $2p_{3/2}$ , (b) Ti  $2p_{3/2}$ , and (c) O 1s spectra obtained by Al K $\alpha$ -XPS.
Table 1 FWHM values and Ti composition ratio to Zn of Single layer, TiO<sub>2</sub> first and ZnO first calculated from the Zn  $2p_{3/2}$  spectrum and Ti  $2p_{3/2}$  spectrum.

Interface formation process	FWHM value calculated from Zn 2p <sub>3/2</sub> spectrum	FWHM value calculated from Ti 2p <sub>3/2</sub> spectrum	Ti composition ratio to Zn
Single layer	1.62	1.27	0.70
TiO <sub>2</sub> first	1.61	1.16	0.37
ZnO first	1.62	1.15	0.35

Ti<sub>0.3</sub>Zn<sub>0.7</sub>O<sub>1.3</sub> 膜/Si 界面を評価するために、Si 1s スペクトルを評価した結果をFig.6に示す。Fig.6 では、Cr-Ka励起による 1839.33 eV のエネルギ ーにおける Si の結合状態のピークトップで正 規化した Si 1s スペクトルを示している。Si に 加えて、SiO<sub>2</sub>(1843.99 eV)、サブオキサイド(Si3+、 1843.34 eV)、および Si-Ti-O<sub>r</sub> と Si-Zn-O<sub>r</sub>の中間 層 (Si2+、1842.52 eV) に対応する3つの結合状 態が確認される。SiO2層の厚さは Single layer で 最も厚く、TiO<sub>2</sub> first の方が ZnO first よりも厚い ことが確認された。一方、中間層の厚さはZnO firstの方が厚いことが確認された。この結果は、 Ti の高い酸素結合解離エネルギーと低い酸化 物形成エネルギーにより界面の酸素空孔が抑 制されて酸素が Si と結合し、TiO<sub>2</sub> first において より安定した界面 SiO2 層を形成したことを示 唆している。対照的に、ZnO first では酸素空孔 が不均一であるため、不安定で薄い SiO2 層が形 成された可能性がある。



Fig.6 Si 1s spectra normalized by Si bonding states obtained by Cr K $\alpha$ -XPS. Solid circles and solid line correspond to the experimental data and fitted curve, respectively. Dashed lines represent the fitted curves for each bond: Si, SiO<sub>2</sub>, SiTiO<sub>x</sub>/SiZnO<sub>x</sub>, and sub oxide (SiO<sub>x</sub>).

以上の結果から考察した界面反応を Fig.7 に 示す。Single layer では Ti の偏析により膜欠陥 が発生し、不均一な界面が形成される。これに より、トンネル距離が変動し、リーク電流が増 加する。TiO2 first ではTiの高い酸素結合解離エ ネルギーにより、酸素空孔が抑制され、均一な 界面 SiO₂層が形成される。 これによりトンネル 距離は一定となり、良好なトンネル特性を示す が、界面 SiO<sub>2</sub> 層及び中間層の内部欠陥準位や 界面準位がトンネル電流の減少の問題になる 可能性がある。ZnO first では不均一な酸素空孔 の形成により、トンネル距離に変動が生じるこ とで、電流の増加が急峻にならない。ただし、 SiO2層はTiO2firstよりも薄いため、界面準位が 少ないことによりプール・フレンケル放出が減 少すると考えられる。以上から、TiO2 first が最 も効果的なトンネル特性を示したと考える。



Tail states Interfacial states

Fig.7 The interfacial reactions of (a) Single layer, (b)  $TiO_2$  first and (c) ZnO first.

## 4. まとめ

酸化物チャネルトンネル FET において、トン ネル特性に最も大きな影響を与えるチャネル 層/Si 界面に意図せず形成される SiO2 層の制御 性を向上させるために、Ti<sub>0.3</sub>Zn<sub>0.7</sub>O<sub>1.3</sub>酸化物チャ ネルの酸化エネルギーの異なる Ti および Zn が 界面層の形成に与える影響を検討した。3 種類 の異なる界面形成プロセスが、トンネル FET の pn 接合界面の電子物性に与える影響を調査し た結果、TiO<sub>2</sub> first が最も効果的なトンネル特性 を持ち、ZnO first は界面欠陥が最も少ないこと が示唆された。さらに、TiO2 first の方が ZnO first よりもより均一な界面 SiO2 層を形成すること が示唆された。また、物理特性評価の結果、 Single layer では Ti の偏析により膜欠陥が発生 し、不均一な界面が形成されることが明らかと なった。以上より、TiO2 first がトンネル FET チ ャネルとして最も有用な特性を持ち、界面形成 プロセスの最適化は界面 SiO<sub>2</sub> 層の制御に有効 であることが示唆された。

参考文献

- [1] Q. Chen *et al.*, IEEE Trans. Electron Devices. **49**, 6, p.1086–1090, (2002).
- [2] A.M Ionsescu *et al.*, Nature. **479**, p.329-337 (2011).
- [3] A.C. Seabaugh *et al.*, IEEE. **98**, p.2095-2110 (2010).
- [4] T.-J. K Liu *et al.*, *CMOS and Beyond* (Cambridge University Press), (2015).
- [5] S. Takagi *et al.*, Proc. VLSI Symp. p.T22-T23 (2015).
- [6] S. Takagi *et al.*, IEDM Tech. Dig. p.516-519 (2016).

- [7] S. Takagi et al., IEEE S3S. (2019).
- [8] K. Kato et al., AIP Advances. 9, 055001 (2019).
- [9] K. Kato et al., IEEE Journal of the Electron
- Devices Society. 7, p.1201-1208 (2019).
- [10] Y. Daimon et al., EDIT27, P-4 (2022).
- [11] Y. Daimon et al., EDIT28, P-11 (2023).
- [12] D. A. Shirley, Phys. Rev. B. 5, p.4709-4714 (1972).
- [13] S. M. Sze *et al.*, *Physics of Semiconductor Device* (Wiley, New York, 2021) 2nd ed. Part 3, Chapter 7, p.402.
- [14] M.N.R. Ashfold *et al.*, Chem. Soc. Rev. **33**, p.23-31 (2004).

# SiH4 照射による極薄 Ni 膜のシリサイド化反応制御

# Control of Silicidation Reaction in Ultra-Thin Ni Films by SiH4 Exposure

谷田 駿1 田岡 紀之2 牧原 克典1

1 名古屋大学 〒464-8601 愛知県 名古屋市 千種区 不老町

2 愛知工業大学 〒470-0392 愛知県 豊田市 八草町 八千草 1247

Shun Tanida<sup>1</sup>, Noriyuki Taoka<sup>2</sup>, Katsunori Makihara<sup>1</sup>,

1 Nagoya University, Furo-cho, Chikusa-ku, Nagoya, Aichi 464-0812, Japan

2 Aichi Institute of Technology, Yachigusa 1247, Yakusa-cho, Toyota, Aichi, 470-0392 Japan.

Tel: + 81-052-789-2727, (e-mail: tanida.shun.x1@s.mail.nagoya-u.ac.jp)

## Abstract

Formation of an ultrathin Ni-silicide on SiO<sub>2</sub> by exposing a Ni ultrathin film to pure SiH<sub>4</sub> gas at 280°C was tried. During the formation, impacts of Ni-film thickness and SiH<sub>4</sub> exposure time on silicidation reaction were investigated. It was found that surface roughness depends on the Ni-film thickness, and that, in the case of the 3-nm-thick Ni-film, a smooth surface was obtained even after the SiH<sub>4</sub> exposure. Also, it was found that the silicidation reaction is limited between 3 min and 5 min, and that, after the SiH<sub>4</sub> exposure time more than 5 min, crystalline phase transition from the Si-rich Ni-silicide to the Ni-rich Ni-silicide and formation of Si-rich Ni-silicide with poor crystallinity were confirmed. Consequently, we successfully formed the ultra-thin Ni-silicide film with the smooth surface even at the low temperature.

## 1. はじめに

金属薄膜をフェルミ波長以下の厚さに薄膜 化すると、金属薄膜のサイズ効果に起因する新 しい物理的特性が顕著に現れることがある。[1] これらの特性により、金属超薄膜はさまざまな デバイス応用への展開が期待されている。[2] 中でも、金属超薄膜を用いた分子センサは大き な注目を集めており、実際に、Pt 超薄膜を用い た水素ガス検出用分子センサが既に報告され ている。[3]従来型の分子センサ、例えば半導体 ガスセンサや触媒燃焼型ガスセンサでは、セン シング領域にヒーターが必要である。一方で、 金属超薄膜分子センサは、電力を投入すること で生成される自己発熱を利用するため、センシ ング部にヒーターの搭載が不要である。このこ とは、システムの小型化および低消費電力化が 可能であることを示唆している。また、低キャ リア密度の金属を使用することで、センサの感 度が向上することが報告されている。[4]そこで、 本研究ではセンサ材料として Ni シリサイドに 着目した。NiSi および NiSiっは、Pt よりも高い 抵抗率(低キャリア密度)を持つことが知られ ており、特に、NiSi2は有毒ガス分子との吸着お よび脱着反応を示すことが報告されている。[5]

これらの特性から、Ni シリサイド薄膜は高感度 な分子センシングデバイスを実現するための 有望な候補材料であると考えられる。

これまで我々は、SiO<sub>2</sub>上にアモルファス Si/Ni 構造を形成し、アニール処理を施すことで 5 nm 厚の Ni<sub>2</sub>Si 薄膜を固相反応により形成すること を報告した。[6]本研究では、Ni 超薄膜に pure SiH<sub>4</sub> ガスを照射させることで Ni シリサイドを 形成し、その反応過程を解明することを試みた。 また、SiH<sub>4</sub> 照射中の Ni シリサイドの相転移に ついても調査を行った。

2. 実験条件

p型Si (100) 基板上に 300nm のSiO<sub>2</sub>を熱酸 化で形成し、濃度 0.1%の希釈フッ酸を用いて1 分間の洗浄を行った。その後、SiO<sub>2</sub>層上に厚さ 5 nm または 3 nm のNi 薄膜を、真空度 10<sup>-4</sup> Pa の条件下で電子ビーム蒸着を用いて成膜した。 サンプルを大気中に曝露した後、いくつかのサ ンプルは SiH<sub>4</sub> 照射を行わずに、真空条件下でア ニールを行った。真空アニールに関する実験で は、厚さ 5 nm のNi を成膜した基板を、~1.0 × 10<sup>-5</sup> Pa 程度の圧力下でアニール処理した。基板

温度は 210℃、280℃、および 350℃ に変化さ せ、アニール時間は3分、5分、10分とした。 真空アニールの結果に基づき、厚さ 5 nm およ び 3 nm の Ni 薄膜に 280°C で pure SiH4 ガスを 照射した。SiH4照射時の圧力は 130 Pa とし、照 射時間は1分から10分に変更して実験を行っ た。原子間力顕微鏡(AFM)にて表面形状、Al-Ka 線を X 線源として使用した X 線光電子分光 (XPS)にて膜中原子の化学結合状態を評価した。 得られた XPS スペクトルの強度は Ni2p スペク トルの積分面積に基づき規格化し、ピーク位置 はClsスペクトルを基準として結合エネルギー の位置補正を行った。結晶相の評価には、斜入 射 X 線回折(GIXRD) を用いた。GIXRD 測定に は Cu Kα線(波長 λ = 1.5406 Å)を X 線源とし て使用し、入射角は0.5°に設定した。

### 3. 結果および考察

最初に、真空下でのアニールが厚さ 5 nm Ni 薄膜の表面粗さに与える影響を明らかにする ため、AFM を用いて表面形態を評価した。図 1(a)は、厚さ 5 nm Ni 薄膜の AFM 画像から算出 した二乗平均平方根(RMS)ラフネスのアニール 温度依存性を示している。また、図 1(a)の挿入 図には、280°C および 350°C でアニール処理を 施した後の厚さ 5 nm Ni 薄膜の AFM 画像が示 されている。ここで、アニール時間は 3 分とし た。なお、図 1(a)の破線は、Ni 堆積直後の試料 の RMS 値を示している。さらに、RMS 値のア

ニール時間依存性を図 1(b)に示した。図 1(b)の 挿入図には、アニール時間が3分および10分 の場合における厚さ 5 nm Ni 薄膜の AFM 画像 が示されている。ここでは、アニール温度を 280℃に固定した。図 1(b)の破線も、図 1(a)と 同様にNi 堆積直後の試料のRMS 値を示してい る。図 1(a)に示されるように、210℃ および 280°C でアニール処理を施した Ni 薄膜表面は 非常に滑らかであり、Ni 堆積直後の試料の RMS 値とほとんど同じである。一方、350℃ でのア ニール処理では RMS ラフネスが急激に増加し ており、これは 350℃ 付近の高温アニールが Ni 薄膜の表面粗さに大きな影響を及ぼすことを 示している。また、図 1(b)に示されるように、 アニール時間による影響はわずかであり、アニ ール時間が表面形態に与える影響が小さいこ とが示唆される。これらの結果は、280℃以下 のアニール温度では Ni 原子の表面拡散が十分 に抑制されることを示している。

これらの結果に基づき、Ni 薄膜への SiH4 照 射は 280°C で行われた。図 2 (a)~(c)には、厚さ 5 nm Ni 薄膜について、SiH4 照射前、SiH4 照射 1 分後、SiH4 照射 10 分後の AFM 画像が示されて いる。同様に、図 2 (d)~(f)には、厚さ 3 nm の Ni 薄膜について、同条件での AFM 画像が示され ている。Ni 膜厚 5 nm のサンプルでは、SiH4 照 射前の表面は比較的平坦であることが確認さ れた。しかし、SiH4 照射 1 分後および 10 分後 には顕著な表面ラフニングが確認された。この 表面ラフニングは、図 1(b)の挿入図に示される アニール処理されたサンプルよりも顕著であ ることから、SiH4 照射によるものであると考え



**Fig. 1.** (a) RMS roughness as a function of the annealing temperature for the 5-nm-thick Ni-Films and (b) RMS roughness as a function of the annealing time. Here, the SiH<sub>4</sub> exposure does not performed. Insets of (a) show AFM images after annealing at 280°C and 350°C for 3 min, and insets of (b) show AFM images after annealing at 280°C for 3 min and 10 min.

られる。一方、Ni 膜厚 3 nm のサンプルでは、 SiH4 照射前の表面が図 2(a)と同様に平坦である ことが確認された。さらに、SiH4 照射後の図 2(e) および図 2(f)に示される表面も、Ni 膜厚 5 nm の サンプルの場合と比較して平坦な状態を維持 していた。このことは、Ni の膜厚が表面形態に 影響を与える可能性を示唆している。

SiH4 照射時間が表面形態に与える影響を包括的に理解するため、AFM 画像から算出した



**Fig. 2.** AFM images of the 5-nm-thick Ni-Films (a) before the SiH<sub>4</sub> exposure, (b) after 1-min-SiH<sub>4</sub> exposure, (c) after 10-min-SiH<sub>4</sub> exposure, and AFM images of the 3-nm-thick Ni-Films (d) before the SiH<sub>4</sub> exposure, (e) after 1-min-SiH<sub>4</sub> exposure and (f) after 10min-SiH<sub>4</sub> exposure.

RMS 値を図3にプロットした。ここで、青と赤 の点線は、それぞれ厚さ3nm および5nmのNi 薄膜形成直後のRMS 値を示している。Ni 膜厚 5 nm のサンプルでは、SiH4 照射1分後のRMS 値が2.6 nm と非常に高く、3分から10分後の 値と比較しても顕著に高い値を示した。また、 これらのRMS 値は、SiH4 照射なしでアニール 処理したサンプル(図1(b)参照)の値よりも大 幅に高いことが確認された。一方、Ni 膜厚3nm のサンプルでは、RMS 値がSiH4 照射時間にほ とんど依存せず、0.6~0.7 nm 程度で安定してお り、5 nm 厚のサンプルと比較してかなり低い値 を示した。これらの結果は、NiとSiの間で発 生する化学反応と、それに伴う発熱が関与して いる可能性を示唆している[7]。厚さ5 nmのNi 薄膜では、Ni原子の総量が多いことに加え、そ の触媒特性が SiH4 の分解を促進すると考えら れる。分解した Si原子が Ni原子と反応するこ とで、膜厚 3 nmの Ni 薄膜の場合と比較して、 より多くの熱が発生する可能性があり、この発 熱が Si および Ni 原子の表面移動を促進し、 RMS 値の増加に寄与していると考えられる。ま た、図2および図3に示される表面ラフネスは、 化学反応および生成した結晶相の相転移の証 拠の一つといえる。





そこで、Ni 薄膜における SiH4 照射の化学結 合特性および結晶相への影響を、XPS および GIXRD を用いて評価した。図 4(a)および図 4(b) には、それぞれ Ni2p3/2および Si2pの XPS スペ クトルを示している。このスペクトルは、SiH4 照射前および照射 1~10 分後の Ni 薄膜から得 られたものである。図 4(a)において、Ni 堆積直 後の試料では、854~857 eV 付近の結合エネル ギーにおいて Ni-O 結合の明瞭なピークが観察 された。この信号は Ni 表面の自然酸化膜に起 因しており、Ni 成膜後に試料が大気中に曝され たことによるものである。しかし、SiH4照射後 は、Ni-O 結合のピークが完全に消失し、酸化層 が還元されたことを示している。さらに、SiH4 照射後には、Ni-Si および Ni-Ni 結合に由来す るピークの強度が増加していることが確認さ

れた。また、Ni-Ni または Ni-Si 結合に関連す るピークは、SiH4照射後により高結合エネルギ ー側へシフトしている。このシフトは、文献[8] の報告によれば、Ni シリサイドの形成を示して おり、その組成に依存するとされている。これ らの結果は、SiH4照射により Si および H 原子 が Ni 酸化物を還元し、その後 Ni シリサイドが 形成されたことを示唆している。さらに、SiH4 照射 10 分後には、Ni-Si および Ni-Ni 結合のピ ークが 1~5 分後のピーク位置と比較して低結 合エネルギー側にシフトしていることが確認 された。先述のように、Si の組成の増加は Ni-Ni および Ni-Si 信号を高結合エネルギー側へシ フトさせるので、図4(a)における10分後のシフ トは、Niリッチシリサイドの形成およびシリサ イドの分解を示唆している。図4(b)において、 Ni 堆積直後の試料では、Si-Si 結合に関連する 明瞭なピークは観察されず、Si-O 結合に由来す る小さなピークのみが確認された。一方で、SiH4 照射1~10分後には、Si-O 結合に関連する明瞭 なピークおよび Si-Si および Si-Ni 結合に関連 するピークが観察された。これらの結果および 図4(a)の結果から、SiH4が分解され、その後 Ni シリサイドが形成されたことが示唆される。ま た、SiH4照射後の大気曝露中に Si 原子の酸化が 進行する可能性が高いことが考えられる。さら



Fig. 4. (a) Ni2p<sub>3/2</sub> and (b) Si2p XPS spectra of the 5-nm-thick Ni-films before and after the SiH<sub>4</sub> exposure.



**Fig. 5.** GIXRD patterns for (a) the 5-nm-thick samples and (b) the 3-nm-thick samples with the different SiH<sub>4</sub> exposure time.

に、SiH₄照射 3 分以降では、Si–Si および Si–Ni 信号のピーク強度が変化しないことが確認さ れた。これは、SiH4の分解が3分以内で終了す ることを示している。追加の研究が必要ではあ るものの、表面に堆積した Si が Si 単一層を形 成し、Ni と SiH4のさらなる相互作用を妨げ、 SiH4の解離を抑制している可能性が考えられ る。また、類似した結果が膜厚 3 nm の Ni 薄膜 を用いた試料でも得られた。RMS ラフネスの時 間依存性は、これらの化学結合状態の変化に起 因している可能性がある。図 5(a)は、SiH4照射 時間に対する Ni 膜厚 5 nm の試料の GIXRD パ ターンを示している。SiH4照射前では、Ni 薄膜 に 44.5°付近にピークが確認されており、純粋な Ni 層の存在を示している。SiH4 照射 1 分後で は、44.5°付近のピーク強度が弱くなり、新たに 45.5°付近にピークが確認された。このピークは Ni<sub>2</sub>Si に由来するもので、1 分後の時点では Ni リッチシリサイドが主要な層であることを示 唆している。さらに、図 4(a)の XPS 結果を考慮 すると、1 分後の 44.5°付近のピークは Ni<sub>0.82</sub>Si<sub>0.18</sub> に帰属できる。SiH4照射3分後および5分後で は、45.5°付近のピークが消失し、新たに46.2°お よび 47.5°付近にピークが現れた。これらのピー クは、それぞれ NiSi および NiSi2に対応してお り、1 分後の試料と比較して、3 分および 5 分 後に形成された Ni シリサイドは Si 含有量が高 いことを示している。このことは、SiH4 照射が 3分から5分の間に進行し、シリサイド化反応 が進行したことを意味している。しかし、SiH4 照射 10 分後では、3 分および 5 分後に確認され た NiSi および NiSi2に対応するピーク強度が減 少し、一方で Ni<sub>0.82</sub>Si<sub>0.18</sub> に関連するピーク強度

が増加した。これにより、Si リッチシリサイド が分解し、Ni リッチシリサイドが形成されたこ とが示唆される。この結果は、図 4(a)の XPS 結 果とも整合している。図 5(b)は、SiH4 照射時間 に対する Ni 膜厚 3 nm の試料の GIXRD パター ンを示している。5 分までの SiH4 照射では、Ni 膜厚 5 nm の試料と同様のシリサイド化反応が 確認された。しかし、SiH4 照射 10 分後では、 Ni0.82Si0.18 に関連するピーク強度の増加は見ら れず、NiSi および NiSi2 に対応するピークに広 がりが確認された。この結果は、形成された NiSi および NiSi2 の結晶性が悪化したことを示 している。これらの AFM、XPS、GIXRD の結 果に基づき、SiH4 照射時間に対するシリサイド 化反応の進行について議論するためのモデル を次に示す。

図 6(a)および図 6(b)は、それぞれ厚さ 5 nm お よび 3 nm の Ni 薄膜における SiH<sub>4</sub> 照射 1 分後 のシリサイド化モデルを示した図である。SiH4 照射の初期段階では、Ni の触媒特性により、低 温環境下でもNi薄膜表面でSiH4は分解される。 その後、分解された Si および H 原子が、Ni 表 面の自然酸化膜を還元する。同時に、分解され た Si 原子が Ni 薄膜と反応し、Ni シリサイドが 形成されたと考えられる。SiH4照射3分および 5 分の場合は、図 6(c)および図 6(d)に示されて いるように、シリサイド化反応は低温下での Si 原子の拡散に制限される。その結果、過剰な Si 原子が表面に堆積し、Si リッチ層が形成される。 過剰な Si 原子およびこの Si リッチ層は、Ni 原 子の触媒作用を抑制し、SiH4の分解が停止した と考えられる。図 6(e)は、厚さ 5 nm の Ni 薄膜 における SiH₄ 照射 10 分後のシリサイド化モデ



**Fig. 6.** Possible silicidation model of the samples after the SiH<sub>4</sub> exposure (a) 1 min for 5-nm-thick Ni films, (b) 1 min for 3-nm-thick Ni films, (c) 3-5 min for 5-nm-thick Ni films, (d) 3-5 min for 3-nm-thick Ni films, (e) 10 min for 5-nm-thick Ni films, and (f) 10 min for 3-nm-thick Ni films.

ルを示している。この条件下では、Siの供給が 停止し、Niが基板方向から拡散して Si リッチ シリサイドから Si 組成が適切な安定した Ni リ ッチシリサイド相が形成される。一方、厚さ 3 nmの Ni 薄膜の場合では、Ni 原子数が不足して いるため、安定した Ni リッチシリサイド相を 形成できず、結晶性の悪い Si リッチシリサイド が形成される (図 6(f)参照)。また、Ni シリサイ ドの格子定数および結晶構造は Si 含有量に強 く依存する[9]。Si リッチシリサイドから Ni リ ッチシリサイドへの相転移や、異なる Si 組成を 持つ Ni シリサイドの存在は、層内に大きなひ ずみを引き起こす可能性がある。条件に関係な く確認された RMS ラフネスの増加は、これら が要因と考えられる。

厚さ3 nm および 5 nm の Ni 薄膜に対する SiH4 照射が、表面形態、化学結合特性、および 結晶相に与える影響を系統的に調査した。その 結果、厚さ3 nm の Ni 薄膜の場合、SiH4 照射後 でも平坦な表面が得られることが明らかになった。また、Ni と SiH4の反応は照射時間が 3~5 分の間で限定され、5 分以上の照射では、Si リ ッチシリサイドから Ni リッチシリサイドへの 相転移や、結晶性の悪い Si リッチシリサイドの 形成が観察された。本研究の詳細な調査を通じ て、低温(280°C)でも平坦な表面を持つ Ni シ リサイド超薄膜が SiH4 照射によって形成可能 であることが示された。これらの結果は、ナノ スケール Ni シリサイド膜の形成において重要 な意義を持つと考えられる。 参考文献

[1] H. Duan et al., Nat. Commun. 5. 3093 (2014).

- [2] N. Ota et al., Sensors **21**, 6634 (2021).
- [3] T. Tanaka et al., Sens. Actuators B: Chem. 258, 913 (2018).
- [4] S. Takeichi et al., Trans. Mater. Res. Soc. Jpn. 40, 69 (2015).
- [5] L. H. Dubois et al., J. Am. Chem. Soc. **105**, 365 (1983).
- [6] K. kimura et al., Jpn. Appl. Phys. 63, 02SP72 (2024).
- [7] M. E. Schlesinger, Chem. Rev. 90, 607 (1990).
- [8] Y. Cao et al., Surf. Interface Anal. 41, 471 (2009).
- [9] A. Hiraki, Appl. Phys. 51, 143 (1982).

<sup>4.</sup> まとめ

# 成長した GeS 薄膜における複屈折効果の観察 Observation of the birefringent effect on grown GeS thin films 張 秦強<sup>1</sup> 松村 亮<sup>1</sup> 深田 直樹<sup>1-2</sup>

1 物質・材料研究機構 ナノアーキテクトニクス材料研究センター

〒305-0044 茨城県つくば市並木 1-1

2 筑波大学 〒305-8577 茨城県つくば市天王台 1-1-1

Qinqiang Zhang<sup>1</sup>, Ryo Matsumura<sup>1</sup>, and Naoki Fukata<sup>12</sup>

1 NIMS-MANA, 1-1 Namiki, Tsukuba, Ibaraki 305-0044, Japan

2 University of Tsukuba, 1-1-1 Tennodai, Tsukuba, Ibaraki 305-8577 Japan (e-mail:ZHANG.Qinqiang@nims.go.jp;FUKATA.Naoki@nims.go.jp)

# <u>Abstract</u>

Two-dimensional layered semiconductors, i.e., germanium monosulfide (GeS), have been considered as one of the candidates for developing next-generation functional electronics and optoelectronics <sup>[1-3]</sup>. Previously, lateral growth of GeS thin films using the pre-deposited amorphous GeS method and fabrication of GeS field-effect transistors (FETs) have been investigated <sup>[4-5]</sup>. In this study, observation of the birefringent behavior in grown GeS thin films is demonstrated using the cross-polarizer of the optical microscope.

# 1. Introduction

The discovery of graphene has accelerated the development of a wide range of functional devices using two-dimensional (2D) layered materials <sup>[1]</sup>. The rediscovery of germanium monosulfide (GeS) as a new group of functional semiconductors including Group IV monochalcogenides, highlights the significant potential for the development of novel applications owing to their unique electronic and such optoelectronic properties as in-plane ferroelectricity, direct bandgap 1.6 of eV, photostrictive properties and so forth <sup>[2-3]</sup>. Laterallygrown GeS thin films show the significant potential of GeS for use as a key functional material in the development of next-generation electronic and optoelectronic applications such as full-light controlled computing-in-memory devices and sensors. In this study, same as our previous studies <sup>[4-</sup> <sup>5]</sup>, a novel method that takes Mullins-Sekerka instability into account is utilized to grow GeS thin films using a quartz tube furnace <sup>[6]</sup>. The crystallization of grown GeS thin films is evaluated by using X-ray diffraction (XRD) measurement and the birefringent behavior is observed by using the crossed-polarizer of optical microscope.

# 2. Experimental methods

In experiment, a horizontal quartz tube with two

independently controlled heating regions is utilized to facilitate the deposition and crystal growth of GeS thin films. The GeS powder is placed in the upstream heating region of the tube, while substrates (e.g., 300-nm-SiO<sub>2</sub>/Si and quartz) are positioned in the downstream heating region. The XRD data is collected using a PANalytical X'Per PRO MRD Xray diffractometer with a Cu K $\alpha$  source, in the range of  $2\theta$  from 10° to 40° with a step of 0.01°. Optical microscope with an angle resolved polarizer is utilized for the observation of the birefringent behavior of grown GeS thin films.

# **3**. Experimental results

The XRD spectra is shown in Fig. 1. It confirms the orthorhombic structure of GeS, in accordance with the standard GeS reference of PDF#00-009-0231. Only the diffraction peaks located at about 16.9° for (002) and 34.2° for (004) are obtained, indicating that the crystal orientation is along with the c-axis, and normal to the van der Waals stacking layers. This suggests that GeS thin films directly grown on SiO<sub>2</sub>/Si substrates mainly consist of the layered structure. Optical microscope with an angleresolved polarizer is utilized for the evaluation of the birefringent behavior of GeS thin films as shown in Figs. 2. The black regions, so-called Maltese extinction crosses as depicted in Fig. 2(b), are the



Fig. 2. Observation of the birefringent effect

common characteristic of radial anisotropic body between crossed polarizers. The Maltese-cross is parallel to the polarizer/analyzer orientation of the microscope and independent of the stage orientation. Maltese-cross results from the cancellation of birefringence every 90° with crossed polarizer, hence all the vertical and horizontal crystalline GeS are dark in the observed optical image. With the polarizer slightly rotating by certain angle, one arm of Maltese-cross rotates accordingly as shown in Figs. 2(c-d). The observed features suggest that the grown GeS thin films possess spherulite-like structures, since spherulite-substance exhibits a Maltese-cross pattern observed by optical microscope with a crossed polarizer <sup>[7]</sup>. It is considered that the green area likely shows the same structural orientation along armchair/zigzag edge as the sub-domain of crystallized GeS, existing in the circular domain of spherulite-like GeS thin films.

The formation of spherulite-like GeS thin films is likely attributed to a sharp local phase gradient exited in the adatom region of growth front among crystallized GeS, GeS vapor source and resublimated GeS. The ultrahigh supersaturation induced condensation at the growth front likely results in a lateral growth of spherulite-like GeS at the interface of the sharp local phase gradient. In addition, the growth rate for a nonlinear spherulitic growth is analogous to the supercooling-like method in the order of several micrometers per second <sup>[8]</sup>. The formed dendrite at the circular periphery likely confirms the Mullins-Sekerka instability which is only limited to the normal growth mechanism for diffusion-limited growth, whereas the spherulite formation at the inner body of GeS is considered to be controlled by kinetic growth since the spherulites do not form under diffusion control. The diffusionlimited growth starts from the growth front at the periphery of the spherulite-like GeS after the nucleation, and then it may exhibit a transformation suddenly into a kinetic-limited growth for the body of spherulite-like GeS thin films. The detailed growth model is under consideration.

## 4. Conclusions

The birefringent behavior of grown GeS thin films is evaluated in this study. It is suggested that the grown GeS thin films possess spherulite-like structures that holds the potential to achieve singlecrystalline GeS, as previously demonstrated with GeO<sub>2</sub><sup>[9]</sup>, paving the way for the development of nextgeneration GeS FETs with the potential advantage in programmable of FETs using the optic control method.

### Acknowledgment

This work is supported by JSPS KAKENHI (Grants no. JP20K14796, JP23K13370, JP24KF0164). Part of this work is also supported by the Advanced Research Infrastructure for Materials and Nanotechnology in Japan (ARIM), MEXT, Japan, proposal number 24NM5064 and 24UT1037. **Reference** 

- [1] K. S. Novoselov, et al, Science, 306, 666, 2004
- [2] E. Sutter, et al, ACS Nano, 13, 9352, 2019
- [3] R. Nanae, et al, Adv. Funct. Mater., 2406140, 2024
- [4] Q. Zhang, et al., J. Mater. Chem. C, 12, 18101, 2024
- [5] Q. Zhang, et al, ACS Appl. Nano Mater., 6, 6920, 2023
- [6] W. W. Mullins, et al, J. Appl. Phys., 34, 323, 1963
- [7] A. Shtukenberg, et al., Chem. Rev., 112, 1805, 2012
- [8] H. Tanaka, et al., Phys. Rev. A, 39, 783, 1989
- [9] S. Zhou, et al, Acta Mater., 215, 117069, 2021

# CVD 単層 MoS<sub>2</sub>を用いた MIS キャパシタにおける CV 特性評価

# Analysis of Capacitance-voltage Characteristics in MIS Capacitors Using CVD Monolayer MoS<sub>2</sub>

中村 志穂1, 鶴岡 大樹1, 遠藤 尚彦2, 宮田 耕充2, 青木 伸之1, 柯 梦南1

1 千葉大学 〒263-8522 千葉県千葉市稲毛区弥生町 1-33

2 東京都立大学 〒192-0397 東京都八王子市南大沢 1-1

Shiho Nakamura<sup>1</sup>, Daiki Tsuruoka<sup>1</sup>, Naohiko Endo<sup>2</sup>, Yasumitsu Miyata<sup>2</sup>, Nobuyuki Aoki<sup>1</sup>, Mengnan Ke<sup>1</sup>

1 Chiba University, 1-33 Yayoicho, Inage, Chiba, Japan

2 Tokyo Metropolitan University, 1-1 Minamiosawa, Hachioji, Tokyo, Japan

*Tel:* + 81-43-290-3430 (*e-mail: mke@chiba-u.jp*)

## <u>Abstract</u>

In this study, we fabricated ring-shaped metal-insulator-semiconductor (MIS) edge capacitors using CVD-grown monolayer  $MoS_2$  and  $Al_2O_3$  deposited via atomic layer deposition (ALD). Capacitance-Voltage (C-V) characteristics were measured for devices with different ring diameters, demonstrating increased frequency dispersion for devices with larger diameters. Furthermore, we evaluated interface state density (D<sub>it</sub>) using the conductance method to investigate differences among devices with varying ring diameters.

## 1. はじめに

近年,電界効果トランジスタ(FET)の微細化 には限界が来つつある.そのためSiに代わる新 たな材料の開発が盛んである.そこで注目され ているのが遷移金属ダイカルコゲナイド (TMDC)である.2次元材料であるTMDCは, 短チャネル効果を抑制でき,三次元積層構造に 有利であるため,次世代構造のCMOSスケーリ ングにおける材料として研究が盛んに行われ ている.特に二硫化モリブデン(MoS<sub>2</sub>)や二セ レン化タングステン(WSe<sub>2</sub>)を用いた電界効果 トランジスタ(FET)の研究が盛んである.一方 で,2次元材料の特性上,金属-絶縁体-半導体 (MIS)キャパシタの測定が難しく,MIS界面に 関する研究は少ない [1][2].

MoS<sub>2</sub>の薄膜は、剥離法と化学気相成長法 (CVD)によって得ることができるが、剥離法 で得られる結晶は再現性が低く、また結晶の大 きさが限られる.そこで本研究では、CVD 単層 MoS<sub>2</sub>および、原子層堆積法(ALD)で得られる 高誘電率絶縁体,アルミナ(Al<sub>2</sub>O<sub>3</sub>)を用いて,単 層 MoS<sub>2</sub>リング状エッジ MIS キャパシタを作製 した.作製したリング直径の異なるデバイスは, 真空中で静電容量特性(C-V 特性)を測定し,さ らにコンダクタンス法を用いた界面準位密度 (D<sub>i</sub>)測定を行った.

## 2. 実験条件

Fig.1(a)のプロセスフローに沿って, ガラス 基板をアセトンで 10 分間洗浄したのちイソプ ロピルアルコール (IPA) で 5 分間洗浄した. そ の基板上にフォトレジストとして PMMA 950 A5 をスピンコーターにて塗布し, 453K のホッ トプレートで 2 分間ベークを行い, その後絶縁 性である 基板のチャージアップを防ぐため Aqua Save をスピンコーターで塗布, その後 353K にて 1 分間乾燥を行った.

次に、電子線リソグラフィーにて基板上にパ ターン描画を行い、その後 Ti/Pd (5/10 nm)を蒸 着し電極を作製した. さらに Al<sub>2</sub>O<sub>3</sub>(12 nm)を ALD 成膜し、その上に CVD monolayer MoS<sub>2</sub>を トランスファーしデバイスの形状に O<sub>2</sub> プラズ マエッチングした.1度目の電極作成時と同様 にして電子線リソグラフィーを行いパターン 作製,その後 In/Au (10/30 nm)を蒸着した.

作製したデバイスは,真空中にてアニール (573K,1h)を行い,hp 4824ALCR meter にて静 電容量特性を測定した.

### (a) Process flow



Fig.1 Fabrication of devices: (a) Process flow, (b) Schematic illustration, (c) Optical microscopy image

### 3. 結果および考察

真空アニール後のデバイスを真空中 300 K で 静電容量を測定した(Fig. 2).



Fig.2 Multi frequency capacitance voltage measurements for MIS capacitors: Device with a diameter of (a)  $30 \ \mu m$ , (b)  $20 \ \mu m$ 

リング直径が 30  $\mu$ m の大きいデバイスでは Accumulation 領域でより大きい周波数分散が確 認された. 一方リング直径が 20  $\mu$ m のデバイス では, Depletion 領域の  $C_{\min}$ が大きな値となった. さらに、同デバイスに対してコンダクタンス 法を用いて180 K でD<sub>it</sub>測定を行った.リング直 径が20 μmのデバイスと比較して、リング直径 が30 μmのデバイスにおいて大きなコンダクタ ンスピークが見られた(Fig.3).



Fig.3  $G_p/\omega$  versus log(frequency) for MIS capacitors: Device with a diameter of (a) 30  $\mu$ m, (b) 20  $\mu$ m

このコンダクタンスピークの高さの違いに はデバイスの大きさによる, MoS<sub>2</sub>チャネルの抵 抗の大きさの違いにあると考える.チャネルの 大きさが大きくなることでキャリアの横方向 の移動に伴う抵抗の増加が予想され,コンダク タンスピークの増大につながる.

そこで、カーブフィッティングを用いて D<sub>it</sub> による寄与とチャネルの抵抗による寄与を分 離することを試みた(Fig.4).



Fig.4 Curve fitting of  $G_p/\omega$  (Device diameter 30  $\mu$ m, at 180 K, and -1.6 V)

カーブフィッティングによってコンダクタ ンスは低周波数における周波数によって変化 しないピークと高周波数における周波数とと もにシフトするピークに分離することができ る. Fig.5 は、周波数とともにシフトするピーク を D<sub>it</sub>によるものとしてリング直径が 30 µm の デバイスの D<sub>it</sub>を、フィッティング前のデータ および、リング直径が 20 µm のデバイスにおけ る D<sub>it</sub>と比較したものである.



Fig.5  $D_{it}$  of the devices with the diameter of 20  $\mu$ m, 30  $\mu$ m and fitted data of the device with the dimeter of 30  $\mu$ m

フィッティング後のリング直径 30  $\mu$ m のデバイ スにおける  $D_{it}$  の値は、リング直径 20  $\mu$ m のデ バイスの  $D_{it}$  との差異はあるものの、フィッテ ィングによってアクセス抵抗による影響をあ る程度修正できると考える. 4. まとめ

本研究では CVD 単層  $MoS_2/Al_2O_3$  リング状 MIS キャパシタを作製し, 異なるリング直径の デバイスにおいて C-V 特性の測定をした.  $MoS_2$ のチャネルが大きい場合に周波数分散が大き くなることを確認し, さらにコンダクタンス法 により  $D_{it}$  測定を行った. 測定されたコンダク タンスには  $D_{it}$  だけでなく, チャネルの抵抗に よる影響が含まれており正確な  $D_{it}$  評価が難し いが, コンダクタンスピークを分離することに よってコンダクタンスをある程度修正でき,  $D_{it}$ 評価の精度向上が期待できる.

謝辞

本研究は、戦略的創造研究推進事業さきがけ JPMJPR24H2,株式会社東京エレクトロン, JSPS 科研費 JP23K13361,服部報公会、日本科学協 会笹川科学研究助成、池谷科学技術振興財団 によりサポートされた.

参考文献

- [1] Park, Seonyoung, et al. ACS Applied Materials & Interfaces 8.18 (2016): 11189-11193.
- [2] Gaur, Abhinav, et al. 2D Materials 6.3 (2019): 035035.

# 二次元半導体材料の界面準位密度評価手法

# The analytical method for evaluation of interface state density of 2D semiconductor channel materials

佐藤 優1 川井 大介1 松木 武雄1 蓮沼 隆1

 筑波大学数理物質科学研究群 〒305-8571 茨城県つくば市天王台 1-1-1 Masaru Sato<sup>1</sup>, Daisuke Kawai<sup>1</sup>, Takeo Matsuki<sup>1</sup>, Ryu Hasunuma<sup>1</sup> *1 Univ. of Tsukuba, 1-1-1 Tennodai, Tsukuba, Ibaraki 305-0, Japan Tel:+ 81-80-2812-7690, (e-mail:s2420293@u.tsukuba.ac.jp)*

# <u>Abstract</u>

We propose an analytical method to estimate the density of interfacial states of MOS system with 2D semiconductor channel materials. In this method, we use a 2-D channel MOSFET with a source electrode, a grounded back-gate electrode and a floating drain electrode. A charging/discharging in the MOS system occurred with a pulse voltage bias to the source. The difference in the time constants between the charging and the discharging is due to the carrier emission process from the interface states. It is expected that the energy distribution of the interface state can be obtained by the time constants.

### 1. はじめに

Si-MOSFET の微細化にともなう短チャネル 効果にたいして、Si に替えて遷移金属ダイカル コゲナイド(MoS<sub>2</sub>、WS<sub>2</sub>など)の単層膜を二次 元半導体材料としてチャネル材料にすること が検討されている[1,2]。二次元半導体材料はグ ラフェンのようにシート状につながった構造 を持ち、高い移動度を持つ半導体材料である[3]。 遷移金属ダイカルコゲナイドである MoS2 は単 層 (0.65nm) で 380cm<sup>2</sup>/vs という高移動度が報 告されている[4]。二次元半導体材料をチャネル とする MOSFET の集積化を実現するためには 様々な課題を克服する必要があるが、その一つ にゲート絶縁膜との界面欠陥の評価技術の確 立、低欠陥密度ゲートスタック作製プロセスの 構築が挙げられる。バルク Si をチャネルとする 従来の MOSFET においては通常、そのゲート絶 縁膜/Si 界面欠陥密度は Hi-Lo C-V 法を用いて 測定される。この手法は、交流電場印加による 電荷量変化が空乏層端では高い周波数に追従 するのに対し、界面欠陥では追従しないことを 利用したものである。最も重要な点は一方が空 乏層端での、他方が界面での現象であることで あり、このことが容量の周波数依存性、すなわ ち測定感度を高める要因となっている。しかし、 二次元半導体材料はその薄さにより空乏層が

広がらず、電荷量変化は周波数によらず常に界 面で起こる。したがって Hi-Lo C-V 法による界 面準位密度測定は極めて困難である。

本研究では二次元半導体材料の界面準位密 度を定量的に測定する試みを行っている。今回 は MOS キャパシタの充電・放電時のチャネル 電位の時間変化から界面準位密度を測定する アプローチを紹介する。

2. 実験方法

低抵抗シリコン基板(100)の表面に厚さ約 100nmの熱酸化 SiO<sub>2</sub>を形成した後、CVD 法に よって MoS<sub>2</sub> 膜を形成した。MoS<sub>2</sub>上にリソグラ フィーでソース・ドレイン電極となるレジスト パターンを形成した後、その電極膜として、Ni、 さらに Au をそれぞれ 50nmの膜厚で連続的に 真空蒸着した。その後、リフトオフによって 100 ×100 $\mu$ <sup>2</sup>の電極を形成した。このソース・ドレ イン電極間隔は、20 $\mu$ m とした。Si 基板裏面に 5nmの Ti、さらに 100nmの Au を真空蒸着する ことで、バックゲートとした。以上により、チ ャネル長 20nmの MOSFET 構造ができた。チャ ネル幅は 100  $\mu$  m とした。 Fig.1 に我々が用いた MOSFET とその測定系の概略を示す。バックゲートとソース間に電源を設置し、電圧を印加できるようにした。ドレインは浮遊させ、高インピーダンス(≧1×10<sup>12</sup>Ω)の電圧計に接続した。この測定系を用いてMoS<sub>2</sub>/SiO<sub>2</sub>/Si で構成されたキャパシタを充電・放電させるときのドレイン電位の時間変化を計測する。

ここで、キャパシタを充電・放電させたとき の様子を、エネルギーバンド図を用いて説明す る。Fig.2 は充電時の様子である。まずソース-バックゲート間電圧を 0V にする(Fig.2(a))。ま た、ドレインを一度強制的に接地させ、ドレイ ン電極も0Vとする。その後ソースに負電圧Vs (V<sub>s</sub>'<0) を印加し、MOSFET をオン状態にす る(Fig.2(b))。印加直後はチャネルに電子が流入 していないのでドレイン電位は OV である。そ の後電子が流入し、チャネル内をドレインに向 かって拡散する(Fig.2(c))。このときドレイン電位は、チャネル内のドレイン端での電位と等し くなる。十分時間が経過したのちはソース、チ ャネル、ドレイン電位がすべて等しくなり、Vs' となる(Fig.2(d))。 次に放電時の様子を Fig.3 に 示す。まずソース-バックゲート間電圧を OV に 戻し、MOSFET をオフ状態にする(Fig.3(a))。 の瞬間は放電が始まっていないため、チャネル およびドレインの電位は Vs'である。その後電 子が流出し、チャネル内をソースに向かって拡 散する(Fig.3(b))。これに伴いチャネル電位が減 少すると同時にドレイン電位も減少していく。 界面準位が存在しない理想的な二次元半導体 材料では、充電された電子がすべて放出され、 ソース、チャネル、ドレイン電位がすべて等し くなり、0Vとなる(Fig.3(c))。

界面準位が存在する場合、充電された電子の 一部が界面準位に捕獲される(Fig.4(a))。したが って、放電の時定数が大きくなり、ドレイン電 位の減少速度が小さくなる(Fig.4(b))。充電時も 含めた、ドレイン電位の時間変化を Fig.5 に示 す。放電時のドレイン電位変化の遅れは界面準 位の量と深さに応じて大きくなる。これにより 二次元半導体材料の界面準位のエネルギー分 布を得ることができると考えられる。



Fig.1 A Schematic illustration of the sample structure and the measurement system.



Fig.2 The energy band diagrams of the MOSFET, while (a) source voltage is 0V, (b) just after applying a negative source voltage, (c) electrons are being injected, and (d) after reaching at steady state.



Fig.3 The energy band diagrams of the MOSFET without interface states during discharge, while (a) just after the source voltage is set to 0V, (b) electrons are being removed from 2D semiconductor, and (c) after reaching at steady state.



Fig.4 The energy band diagrams of the MOSFET with interface states. (a) The diagram before discharging and (b) that of being discharged.



Fig.5 The schematic drawing of the timevarying potential during charging and discharging.

3. 結果および考察

Fig.6(a)、(b)にそれぞれ、ソース電位および今 回得られたドレイン電位の時間変化を示す。ソ -スへの印加電圧 Vs'は-20、-40、-60Vの3種 である。充電時間はすべて 10s とした。図中、 それぞれの充電開始時の時刻を 0 としている。 図より、充電時のドレイン電位はほぼドレイン 電位の時間変化を追従しており、すなわち電子 のチャネルへの流入速度やチャネル内での拡 散速度が少なくとも今回の時間スケールにお いては十分速いことがわかる。一方、放電時の ドレイン電位変化は明らかに時定数が大きい ことがわかる。また、十分な時間が経過したの ちはドレイン電位がほとんど変化しなくなる こともわかる。ここで、放電開始後 10s までを 遷移領域、それ以降を飽和領域と呼ぶことにす る。

Fig.7 に放電開始後 1 秒間のドレイン電位変 化を示す。なお、縦軸は電位の絶対値を対数表 記したものである。図より、放電開始直後は速 やかにドレイン電位が減少し、その後、緩やか に減少していることがわかる。放電開始直後の きわめて大きな減少速度は充電時のドレイン 電位の応答速度と同程度であり、すなわち、 次元半導体材料の伝導帯にある電子のチャネ ル内での拡散現象を反映していると考えられ る。緩やかな減少については、界面準位に捕獲 された電子の放出速度を反映していると考え られる。ドレイン電位変化の時定数が連続的に 変化していることも明らかであり、すなわち、 界面準位の深さがさまざまであることを示唆 している。ただし、ソースコンタクト抵抗やド レインコンタクト抵抗の影響が含まれている 可能性も否定できない。しかし、例えば Vs'=-60Vのときのドレイン電位変化が緩やかになる のはおよそ-30Vとなった以降である。一方、充 電時において Vs'=-20V での充電速度は十分に 大きい。つまり、ソースコンタクト抵抗とドレ インコンタクト抵抗が同程度であるとするな らば、緩やかなドレイン電位変化がドレインコ ンタクト抵抗によるものとは言えない。またバ ンド図から、放電時にソースコンタクト抵抗を 高めるような障壁がないことは明らかである。 また、Fig.8 に示すようにソース-ドレイン間抵 抗と緩やかなドレイン電位変化の時定数との 間に相関がないことを確認した。なお、本図の ソース-ドレイン間抵抗はバックゲート電圧 60V、ソース-ドレイン間電圧 0.1V の時のドレ イン電流から求めた。また、時定数は Vs'=-60V の時の放電時のドレイン電位が-30V から-30/e Vになるまでの時間とした。

次に飽和領域について読み取れることを述べる。Fig.6の35秒時点から5秒間のドレイン 電位の時間変化を拡大したものをFig.9に示す。 飽和領域ではドレイン電位が一定値を取る残 留電位を確認することができる。これは非常に 深い界面準位に捕獲された電子が放出されず に残っていることを示唆している。 $V_s$ が大きい ほど残留電位が大きいことが明らかで、電子捕 獲に寄与する界面準位分布を反映していると 考えられる。たとえば、 $V_s$ '=-60Vの時は、残留 電位が-5.5V程度であり、酸化膜容量から最後 まで電子を捕獲している界面準位密度が  $10^{11}$ cm<sup>-2</sup>程度であると見積もられる。



Fig.6 Time variation of (a) source potential And (b) drain potential.



Fig.7 Time variation of drain potential in the transition region.



Fig.8 Correlation of S-D resistance and time constant of discharging in the transition region.



Fig.9 Time variation of drain potential in the saturation region.

## 4. まとめ

今回我々は二次元半導体材料をチャネルとした MOSFET のチャネルに電荷を充放電したときのドレイン電位の時間変化を観測することで界面準位密度の測定を試みた。放電時に界面準位からの電子の放出過程を観測することができると思われる。放出過程の時定数は界面準位の深さに依存し、様々であると予想される。これを詳細に解析することで、界面準位のエネルギー分布や量を明らかにすることが可能である。そのためには放電の温度依存性を調べることが有効であると考えられる。

今回は比較的遅い応答が観測されたが、より 速い放出過程を調べるためには、今回考慮しな かったコンタクト抵抗やチャネル抵抗を正確 に調べ、共に十分小さなデバイス作製プロセス を確立することが重要である。

### 謝辞

本研究は「電波有効利用研究プログラム\_革新 的情報通信技術(Beyond 5G)基金事業」および 「未来社会創造事業(探索加速型)」の支援を得 て遂行された。

#### 参考文献

[1] 入沢 寿史. "2 次元材料トランジスタ IRDS ロードマップに見る期待と最新研究動向".

応用物理,93 巻11 号(2024)

[2] International Roadmap for Devices and Systems (IRDS) 2022 update.

[3] D. Akiwande, C. Huyghebaert, C.-H. Wang, M.I. Serna, S. Goossens, L.-J. Li, H.-S. Philip Wong, and F.H.L. Koppens: Nature 573, 507 (2019)

[4] B. Radisavljevic, M.B. Whitwick, and A. Kis, Appl. Phys. Lett. (2012)

# グラフェン/スマネン/グラフェン積層構造の抵抗変化現象

# Unique resistive switching characteristics using graphene/sumanene/graphene stacked structures

川合 遼一<sup>1</sup>,桐原 芳治<sup>1</sup>,藤江 麗香<sup>1</sup>,田畑 佳夏<sup>1</sup>,勝亦 亮介<sup>1</sup>,君島 海都<sup>1</sup>, 石川 亮佑<sup>1</sup>,野平 博司<sup>1</sup>,三谷 祐一郎<sup>1</sup>

1 東京都市大学 〒158-8557 東京都世田谷区玉堤 1-28-1

Ryoichi Kawai<sup>1</sup>, Yoshiharu Kirihara<sup>1</sup>, Reika Fujie<sup>1</sup>, Kana Tabata<sup>1</sup>, Ryosuke Katsumata<sup>1</sup>, Kaito Kimijima<sup>1</sup>, Ryousuke Ishikawa<sup>1</sup>, Hiroshi Nohira<sup>1</sup> and Yuichiro Mitani<sup>1</sup>

1 Tokyo City University, 1-28-1 Tamadutsumi, Setagaya-ku, Tokyo-to 158-8557, Japan

Tel:+ 81-3-5707-0104, (e-mail:g2381230@tcu.ac.jp)

# <u>Abstract</u>

As advances in technologies such as IoT, AI, automotive, industrial, medical, and mobile devices, the world is flooded with massive amounts of data. In order to store and effectively utilize this enormous amount of data, there is a growing demand for new memories with higher density and capacity. New methods of information processing using neural networks are also attracted much attention. One method of reproducing neural networks is an in-memory computing (IMC), a device that uses memory for computation. As one of the candidates for such a new memory device, we are focusing on a new material memory using Sumanene molecules. In this study, we fabricated a two-terminal device using a graphene/sumanene/graphene stacked structure and measured the electrical properties. As a result, the resistive switching is observed and the large I<sub>on</sub>/I<sub>off</sub> ratio is confirmed. On the other hand, since I<sub>on</sub> is significantly large, we aimed to suppress the current by inserting insulating films.

1. はじめに

2 端子型抵抗変化メモリは近年の高度情報化 社会における電子データの保存(大容量メモリ) やエッジ処理(インメモリコンピューティング) で注目され、研究・開発が精力的に行われてい る。<sup>[1]</sup>2 端子型抵抗変化メモリには多様な動作 方式や材料が提案されている<sup>[2,3]</sup>が、我々はグラ フェンとスマネン分子で形成されるオールカ ーボン製の抵抗変化素子に着目している。スマ ネン<sup>[4,5]</sup>は C<sub>21</sub>H<sub>12</sub>の分子式を持つお椀状の炭化 水素分子であり、外部エネルギーによりボウル 反転する特徴を有する。<sup>[6]</sup>この分子を2層のグ ラフェンによって挟み込んだ構造(グラフェン /スマネン/グラフェン)において、スマネン分子 のボウル反転によって電子と正孔の分布が変 調することが第一原理計算により予測されて いる。<sup>[7]</sup>

この研究より着想を得て、私たちは Metal/グ ラフェン/スマネン/グラフェン/n<sup>+</sup> Si/Metal の 2 端子デバイス構造を作製し、大きな抵抗変化現 象が発現することを見出した。<sup>[8,9]</sup> またこの抵 抗変化現象はグラフェン/スマネン/グラフェン 構造でのみ発現する。<sup>[9]</sup>

ー方で作製したデバイスの動作電流は大き いこともわかっており、メモリデバイスとして の実用化を考えると高い消費電力がボトルネ ックとなる。そのため動作時の電流を抑制し低 消費電力での動作を実現するために、電極-グ ラフェン間に抵抗体となる絶縁膜を挟むなど の工夫を行ったので、その結果を報告する。

2. 実験条件

デバイス作製のプロセスフローを Fig. 1 に、 作製したデバイス構造を Fig. 2 に示す。まず熱 CVD 法によって銅箔上に製膜された単層のグ ラフェンを n<sup>+</sup> Si 基板上に転写し、その上にス マネン溶液(溶媒:トルエン)をスピンコート法 により塗布する。その上に再度グラフェンを転 写し、蒸着によって金属電極を表裏の両面に形 成する。この構造を基本構造として、Fig. 2 に示 す種々の積層構造を作製した。



Fig. 1 The process flow of the device used in this work.



Fig. 2 Schematics of device sturucture.

以降、種々のデバイス構造は Fig. 2 に示す略号を用いて記載する。

抵抗変化現象の計測は、デバイスを100℃に 昇温した環境で 0V→+5V→0V→-5V→0V の順 に往復電圧掃引を実施した。また、Fig.1 に示す プロセスで、2 層グラフェン間にスマネン分子 が存在しているかを確認するために SPring-8 BL09XU<sup>[10]</sup>の HAXPES 装置を用いて確認する。 入射光のエネルギーhvは 7933 eV, 光電子取り 込み角度 (TOA)は 45°, 測定光電子は C 1*s*, Si 1*s* である。なお予めデバイスに+5V の電圧印可 を行うため、光電子の脱出深さも考慮して Fig. 3 に示すように 15 nm 程度の薄い Ni 電極を成 膜した。<sup>[11]</sup>電圧印加を行う理由はスマネン分子 の状態を揃えるためである。



Fig. 3 Schematic of device

sturucture for HAXPES.

3. 結果および考察

<u>3.1 グラフェン/スマネン/グラフェン積層構造</u> の抵抗変化現象

HAXPES 測定の結果を Fig. 4 に示す。なお、 Si 基板からの Si 1s 光電子スペクトルのピーク 位置でエネルギー補正を行なっている。



Fig. 4 C 1s and Si 1s photoelectron spectra.

黒線はグラフェンのみ、青線は Fig.3 で示し

た構造の C 1s 光電子スペクトルである。C-C 結合のピークは両者ともに確認することはで きるが、C-H 結合と思われるピークは青線のみ 確認する事ができる。グラフェンのみの結果か ら大気中で付着するコンタミ成分(主成分は C-C、C-H)である。そのため、C-H 結合がコンタミ 成分とは考えにくいため、グラフェン/スマネン /グラフェン構造で観測される C-H 結合と思わ れるピークはスマネン起因と考えられる。この ことは、デバイス作製プロセスを経てもスマネ ンがグラフェン間に存在していることを示す。

次に Fig. 2 で示した各デバイスの J-V(電流密 度-電圧)特性を Fig. 5 に示す。



charactaristics.

"G"、"GG"、"GS"、"SG"、"None"は明確な抵抗 変化現象は観測されない。一方で"GSG"のみ抵 抗変化現象が明確に得られている。これらの結 果から抵抗変化現象発現には"GSG"構造が必須 であることがわかった。

また、"GSG"の ON 電流は"None"、すなわち n<sup>+</sup>Si/Al 構造で流れている電流と同程度の電流 が流れていることから、低抵抗状態のグラフェ ン/スマネン/グラフェン層の抵抗はかなり小さ いと考えられる。この低抵抗状態での電流(ON 電流)の大きさ(すなわち抵抗値の小ささ)が 低消費電力動作を目指す上で障害となり得る。 そこで次節からは電流の抑制を目指して、絶縁 膜を上下電極間に挟む構造について述べる。

# <u>3.2</u> 薄膜絶縁層挿入によるグラフェン/スマネ ン/グラフェン積層構造の電流抑制の検討

先の結果を踏まえて、ON 電流を抑制するた めに Fig. 6 の構造を作製した。n<sup>+</sup>シリコン基板 表面を RTA によって熱酸化し約 4nm の SiO<sub>2</sub>膜 を形成し、その上にグラフェン/スマネン/グラ フェン積層構造を作製、さらにその上に約 2nm の Al<sub>2</sub>O<sub>3</sub> 薄膜を堆積し、上部電極を形成した。 このときグラフェン上の Al<sub>2</sub>O<sub>3</sub> は ALD 法では 均一膜にならないという先行実験を踏まえ、極 薄 Al 膜を蒸着し大気中で酸化することで形成 した(ここでは示さないが、Al 蒸着の膜厚を極 薄化することで大気酸化によって金属 Al が残 存しないことは HAXPES で確認している)。<sup>[12]</sup>



# Fig. 6 Schematic of device structure for current suppression.

この構造に対して電圧を印加して、その際の電 流密度を見ていく。実験方法は2節と同様の0V →+5V→0V→-5V→0Vの往復電圧掃引で実施す る。なお、以降この構造を"AGSGS"と呼称する。 "AGSGS"構造における J-V 特性を Fig.7 に示



Fig. 7 J-V charactaristic of "AGSGS" structure (@cycle1).

Fig.5 の"GSG"の結果と比較すると、電流は 3 桁強抑制できていることが分かる。また電流 が抑制されても抵抗変化現象が確認できたこ とは、グラフェン/スマネン/グラフェンの積層 構造が抵抗変化を示すのに電流ではなく電圧 が作用していることを示す。さらに Fig. 7 から 2 つの特徴が観測される。一つは低抵抗状態で の電流が不規則に高抵抗化する点である。この 原因は現状理解できていないが、絶縁膜を挟ん でいることでボウル反転に伴う抵抗変化現象 に何かしらの影響が現れると考える。一方ゲー ト電極側に負バイアスを印加したところ、電流 が増大していることも分かる。そこで、サイク ル特性(高抵抗状態と低抵抗状態の繰り返し特 性)を調べた結果を Fig. 8 を示す。このグラフ は横軸: サイクル数、縦軸: ON 電流(+3V 時)の 電流密度である。また、点線は "GSG"構造の電 流密度を示す。なお Fig. 7 の結果は Fig. 8 の 1 サイクル目の結果と同じである。これによると 1 サイクル目は電流が抑制されていることが分 かる。一方で、2 サイクル目以降は電流が大幅 に増加している。これは1サイクル目での電圧 印加によって絶縁膜が破壊(絶縁破壊)してし まったためだと現時点で考えている。つまり、

現状グラフェン/スマネン/グラフェン積層構造 の抵抗変化現象には Fig. 5 に示したとおり 4~ 5Vの電圧が必要で、かつ低抵抗時に大きな電流 が流れ込むために絶縁膜が耐えられず絶縁破 壊が起こったためと考えられる。絶縁膜挿入の 効果は1サイクル目のみだが確認することがで きていることから、絶縁膜を挿入することによ る低消費電力化のアプローチの方向は有効で はある。一方で、グラフェン/スマネン/グラフェ ン積層構造の抵抗変化の動作電圧を下げる工 夫ができればサイクル耐性の大幅改善も可能 であることも示された。今後は挿入する絶縁膜 の膜厚や製膜方法を最適化することに加え、グ ラフェン/スマネン/グラフェン積層構造の抵抗 変化動作の低電圧化に向けた追加実験を行う 必要があると考える。



Fig. 8 Schematic of cycle tolerance for "AGSGS" (@ +3V).

4. まとめ

スマネン分子とグラフェンを用いてオール カーボンで作製したデバイスが、抵抗変化特性 を持つことを実験的に明らかにした。その一方 で ON 電流が大きいといった、メモリデバイス として実用化を目指す際に障害となる事象も 確認した。そこで絶縁膜を挟むことにより電流 の抑制を目指した結果、1 サイクルのみだが電 流の抑制を確認することができた。その一方で、 サイクル耐性が無いことが課題に挙げられる。 薄膜絶縁層を挿入することによる電流抑制の アプローチは有効であると考えられることか ら、絶縁膜の膜厚や製膜方法を含め追加実験を 行なっていくと同時に、グラフェン/スマネン/ グラフェン積層構造の抵抗変化の低電圧動作 の実現が必要であると考えている。また今回の 電流を抑制してもON-OFF比が得られた結果か ら、抵抗変化の起源は電流ではなく電圧に依存 していると推定できる。

## 謝辞

本研究の一部は、東京都市大学ナノ科学技術学 際研究センターの支援を受けたものです。放射 光実験は、大型放射光施設 SPring-8 の BL09XU を用いて、高輝度光科学研究センターの承認 (JASRI, Proposal No. 2024A1595, 2024A1651) に よって実行されました。

## 参考文献

- T. Marukame et al., IEEE J. Electron Devices Soc., 11, 602, (2023)
- [2] S. Siegel et al., Adv. Electron. Mater., 7, 2000815, (2021)
- [3] Y. Chen, IEEE Trans. Electron Devices, 67, 1420,(2020)
- [4] H. Sakurai et al., Science, 301, 1878, (2003)
- [5] S. Higashibayashi et al., Chem. Lett., 40, 122, (2011)
- [6] S. Fujii et al. J. Am. Chem. Soc., 138, 12142, (2016)
- [7] M. Maruyama et al., ACS Appl. Nano Mater., 4, 3007, (2021)

- [8] E. Ashihara et al., Jpn. J. Appl. Phys., 63, 04SP35, (2024)
- [9] R. Kawai et al., Jpn. J. Appl. Phys., 63, 04SP05, (2024)
- [10] A. Yasui et al., J. Synchrotron Radiat. 30, 1013 (2023)
- [11] M. P. Seah et al., Surface and Interface Analysis., 26, 908, (1998)
- [12] R. Kawashima et al., Jpn. J. Appl. Phys., 62, SG1035, (2023)

# F6-TCNNQ 単分子層成膜による WSe2 上への ALD 成膜評価

# Evaluation of ALD deposition on WSe<sub>2</sub> by F6-TCNNQ monolayer deposition

松田 健生,小島 拓也<sup>1</sup>,野口 裕士<sup>1</sup>, 柯 梦南<sup>1</sup>,熊谷 翔平<sup>2</sup>,岡本 敏宏<sup>2</sup>,青木 伸之<sup>1</sup>

1 千葉大学 〒263-8522 千葉県千葉市稲毛区弥生町 1-33

2 東京工業大学 〒226-8502 神奈川県横浜市緑区長津田町 4259

Kensho Matsuda<sup>1</sup>, Takuya Kojima<sup>1</sup>, Yuto Noguchi<sup>1</sup>,

Mengnang Ke<sup>1</sup>, Shohei Kumagai<sup>2</sup>, Toshihiro Okamoto<sup>2</sup>, Nobuyuki Aoki<sup>1</sup>

1 Chiba University, 1-33 Yayoi-cho, Inage-ku, Chiba City, Chiba Prefecture 263-8522, Japan

2 Tokyo Institute of Technology, 4259 Nagatsuta-cho, Midori-ku, Yokohama, Kanagawa 226-8502, Japan

# <u>Abstract</u>

Transition metal dichalcogenides (TMDCs) are two-dimensional layered materials and semiconductors with a band gap. As they are layered materials, they are resistant to short channel effects, and are expected to be highly integrated by thin film stacking, which is difficult to achieve with three-dimensional semiconductors. However, a doping method for TMDCs had not been established. Previous studies have confirmed that the p-type doping effect on WSe<sub>2</sub> and the improvement of contact characteristics by tunnel current were achieved by depositing F6-TCNNQ on WSe<sub>2</sub>. However, although the deposition status of F6-TCNNQ is important for subsequent device fabrication, it has not been evaluated. In addition, the deposition of insulating films on TMDCs by atomic layer deposition (ALD), which is an important technique, has not been realized. The results suggested that it is possible to form a uniform and flat monomolecular film on WSe2 by performing F6-TCNNQ film formation and vacuum annealing multiple times. Furthermore, it was confirmed that by using the F6-TCNNQ monolayer as a seed layer, it was possible to form a film using ALD for WSe2. At this conference, we deposited a F6-TCNNQ monolayer on WSe<sub>2</sub> by ALD using the F6-TCNNQ monolayer as a seed layer. We will also discuss the top gate characteristics.

1. はじめに

遷移金属ダイカルコゲナイド(TMDC)は二 次元層状物質であり、バンドギャップを持つ 半導体である.層状物質であるため短チャネ ル効果に強く三次元半導体では実現困難な薄 膜積層による高集積化が期待されている.し かし TMDC に対するドーピング方法は確立 されていなかった.これまでの研究より WSe<sub>2</sub> 上への F6-TCNNQ 成膜によって WSe<sub>2</sub>に対す る p 型ドーピング効果とトンネル電流による コンタクト特性の改善が確認されている.し かしその後のデバイス作製においては F6-TCNNQ の成膜状況は重要であるものの評価 がなされていなかった.また重要な技術であ る TMDC に対する原子層堆積法(ALD 法)による絶縁膜成膜についても実現できていなかった.

本研究では F6-TCNNQ 成膜時の基板温度 やその後の真空アニール温度,時間などを変 化させることによる成膜状況の変化について AFM などを用いることで評価し,F6-TCNNQ 単分子層形成について議論するとともに,F6-TCNNQ 分子層をシード層として用いた ALD 成膜とその評価を行った.

2. 実験条件

機械的剥離によって得られた数層の WSe<sub>2</sub> に対してオゾンクリーニング 5 分行い表面清 浄化を図った.その後 Fig(a)に示すような装置 を用いて真空管状炉内で F6-TCNNQ 結晶を 160  $^{\circ}$  20 分加熱し昇華させ,温度を維持した 同一管内の WSe<sub>2</sub>結晶に対して成膜した.その 後成膜した WSe<sub>2</sub>結晶に対して真空アニール を In situ で行い,さらに成膜と真空アニール を繰り返し行った.その試料に対して ALD 法 によって Al<sub>2</sub>O<sub>3</sub>を成膜し AFM を用いて評価し た.

またドーピング量の評価やデュアルゲート 特性の評価を行うため、 $n^+$ -Si/SiO<sub>2</sub>基板上に機 械的剥離によって得られた数層の WSe<sub>2</sub> に対 して Pt/Au で電極を作製しバックゲート FET を作製した. その後 WSe<sub>2</sub>上に F6-TCNNQ 有 機分子を成膜し,成膜前後での特性変化を調 べた. その後 F6-TCNNQ 上に ALD 法によっ て Al<sub>2</sub>O<sub>3</sub> を成膜し,その上に金属のトップゲ ートを作製することでデュアルゲート FET を 作製した.



F6-TCNNQ (160°C)

WSe<sub>2</sub> crystal

*Fig(a)* . *Picture of F6-TCNNQ sublimation deposition on WSe*<sub>2</sub>.

## 3. 結果および考察

Fig.(a)は未処理の WSe<sub>2</sub>に対して ALD 法によって Al<sub>2</sub>O<sub>3</sub>を 120 ℃で 3 nm, 200 ℃で 12 nm の計 15 nm 積層させた時の AFM 像である.この結果より未処理の WSe<sub>2</sub> の面直方向にはダングリングボンドが存在しないため,直接 ALD 法によって絶縁膜を均一に積層させることは困難であることがわかる.

Fig.(b)は F6-TCNNQ を 160 C 20 分加熱し昇 華させ、WSe2基板を 150 C 40 分に維持し、 その後真空アニールを 200 C 2 時間、真空管 状炉内で 2 度繰り返した試料の AFM 像であ る.ラインプロファイル青に示すように F6-TCNNQ 上の高低差は約 0.4 nm である.この 結果より成膜と真空アニールを繰り返すこと で均一で平坦な有機単分子膜成膜を実現でき る可能性が示唆された.また存在する高低差 のについては WSe2 結晶の下に用いている SiO2 表面の凹凸を反映しているものと考えら れる. Fig.(c)は(b)に対してALD法によってAl<sub>2</sub>O<sub>3</sub>を 150 ℃で3nm, 200 ℃で7nmの計10 nm 積層 させた後のAFM 像である.この結果をFig.(a) と比較すると均一で平坦な成膜が実現出来て いることがわかる.一方でラインプロファイ ル青に示すように、表面に存在する穴状のも のは Fig.(b)のラインプロファイル赤に示すよ うな高低差とおおよそ一致しているため、 WSe<sub>2</sub>/F6-TCNNQ における高低差を反映して いるものと考えられる.



Fig. (b).  $1\mu m \times 1\mu m AFM$  image after depositing  $Al_2O_3$  on untreated  $WSe_2$  by ALD. (c)  $1\mu m \times 1\mu m$  AFM image of F6-TCNNQ on  $WSe_2$ . (d)  $1\mu m \times 1\mu m$  AFM image after depositing  $Al_2O_3$  for (c) by ALD.

#### . 4. まとめ

WSe<sub>2</sub>に対して F6-TCNNQ の成膜と真空ア ニールを複数回行うことで均一で平坦な単分 子膜成膜を実現できる可能性が示唆された. また F6-TCNNQ 単分子膜をシード層として用 いることで WSe<sub>2</sub>に対しても ALD 法による成 膜を実現できることが確認された.本学会で は WSe<sub>2</sub>に対して F6-TCNNQ 単分子膜を成膜 し p 型ドーピング効果 を確認するとともに、 F6-TCNNQ 単分子層をシード層として用いて WSe<sub>2</sub>上への ALD 法による絶縁膜成膜を行い、 トップゲート特性についても議論を行う.

5. 謝辞

本研究は東京エレクトロン(株)の支援を受けている.

6. 参考文献

[1] L. Wang, et al., Science, 342, pp.614 (2013).

[2] K. Matsuyama, et al., ACS Appl. Mater.Interfaces, 14, 6, 8163-8170 (2022)